以硅平面工艺方法，注意到集成电路工艺特点，经 6 次光 刻，4 次扩散，4 次氧化，蒸Al，外延等工序可以制成集成晶 体管，同时也可分别制成二极管、电阻、电容等元件，并实现 电路之间的互连。
注意下图中的 P 型基区制备得相当薄，且集电结 n 面积 制作得比发射结大很多，以利于晶体管的放大作用。
三、集成 n pn 晶体管的附加效应 1. 寄生效益
，
这里考虑到 RW1 RW2
，因此，比值 R1 可精确控制。
R2
故集成电路中常设计使它的关键性能依赖两个电阻之
比，而不依赖任何一个特定的电阻值。
（2）一般把阻值较大的集成电阻器设计成 右图的蛇形图形，便可达到减少总面 积目的。拐角处电流流动不均匀，一 般认为拐角处方块电阻为直线上阻值的65%。
（3）若扩散电阻宽度 W 很小，也即 W ~ x j，需考虑到横向 扩散影响，并以实际有效宽度 W’ 代替窗口宽度 W 。
如右图所示，与衬底 n-Si 导电类型 相反的 p-Si ,通过 VCC施加偏压， 可形成反偏势垒，使电流限制于 p p p 之间流动。这块由杂质扩 散形成的 p-Si 便构成扩散电阻。 [ 注意 ] 集成电路中的电阻采用扩散电阻，是集成电路工艺
的第 1 个特点。
二、扩散电阻中的电导
取右图厚度为 dx的平行薄层，
抑制横向注入效应
① E 区的非均匀掺杂
横向势垒高度增大
② E 区底面积远大于侧面积
横向结电阻增大
四、集成 pnp 晶体管 1. 衬底 pnp 晶体管 纵向结构 与其它 pnp 管之间没有隔离，通常只 能用作 C 极接最负电位的射极跟随器。 埋层分析（ p 埋层）： ① 形成少子（空穴）渡越基区的加速场； ② 提供集电极的低阻通路，减少串联电阻。
② 主扩散
炉温为 1150 0C ~ 1200 0C ，含 O2 进行，可同时生成窗口上
的SiO2 层，作为下一次扩散的掩蔽膜，达到预定浓度及结深。 （2）离子注入工艺
过程
（杂质剂量和能量可控）
杂质原子 杂质离子 质谱仪
（电离）
注入 Si中 高能离子
特点
可精确控制杂质数量和掺杂深度；
保证杂质高纯度；注入过程可在
Wb2 2L2p
其中：Ln Dn n ，最终可达到 T2 ~ 0.05
横向寄生效应 以隔离槽作为集电极的横向 pnp 寄生管，在T1 处于饱和 及反向使用时影响较大，但可通过工艺尺寸提高寄生管基 区宽度 ( 8m) 给予改善。
2. 横向注入效应
T1 管 E B 极之间的横向注入效应，会造成注入效率的降低。
五、电极制备、互连及封装 掺杂区 电极引出/电通路互连 ： 合金化过程（ 500 0C, 3S ）
蒸 Al 技术 光刻 Al 膜 [ 注意 ] 合金化过程是为了使 Al/Si 界面形成良好欧姆接触。
后工序过程 切片 固定
引线键合
封装
IC 块
4.2 集成电路中的双极型器件
4.2.1 集成电阻器 一、扩散电阻
改善措施
增添 n 埋层
（抑制）
五、集成电路晶体管的图形结构（ n pn ） 单基极条形 基区、集电区电阻大，注入及收集效率低。 改善措施 ① 减少基区和集电区电阻 ② 提高集电极收集效率以及发射极注入效率
光刻过程
[ 说明 ] （1）腐蚀剂构成：
SiO2 HF : NH3F : H2O 3ml : 6g :10ml
Al
70o C 的 H3PO4 溶液
（2）等离子去胶方法：
强电场下O2电离产生活性氧
O（* 氧激发态）， 2
使光刻胶氧化而成可挥发的 CO2、H2O 及其它
气体并抽走。
三、扩散工艺 （1）两步扩散工艺
装置 （见右图）
原理
SiH 4
10000 C 11000 C
Si
H2
SiCl4
H2
11500 C 12500 C
Si
HCl
[ 注意 ] 淀积的Si 可在Si 片表面迁移，再它们到达合适的能量
位置时，可排列起来形成与原 Si 衬底晶格连续过度的
淀积层。
单晶外延层与多晶外延层 （1）单晶外延层
（2）多晶外延层
97 oC 去离子水 [ 说明 ] 去离子水制备
Na , K
H
2O
Mg
2
Cl
阴 离子交换树脂
阳
吸附水溶液中各种离子
纯去离子水（ 16M cm ）
装置 （见右图）。 过程 （与干氧氧化相似） 特点 由于H2O分子通过SiO2 层的扩散速率比O2 分子更快，故湿 氧氧化速率较大，可用于生长厚 SiO2 膜；但膜中缺陷密度 较高，质量较差。 二、光刻技术 目的 在SiO2 膜或Al 膜上刻蚀出图形，为 扩散和金属膜布线开出所需窗口。
பைடு நூலகம்
四、扩散电阻在集成电路内部交叉布线中的应用 利用扩散电阻上的表面氧化层进行交叉布线 集成电路中各元件通过内部布线进行互连， 布线通路可从扩散电阻上面的氧化层通 过，以达到不增加管芯面积目的，这是 最常见的交叉布线方法。 利用磷桥（或硼桥）方法 右图通路 2 与原有通路1 交叉，这时可在通路 1 的 SiO2 层下面形成重掺杂的“磷桥”（类似 n 扩散电阻）， 以连接通路 2 ，其 RW极小，影响可忽略。
掩膜版制备 在光刻之前需制备光刻板，称为掩膜版制备。过程如下： 原图绘制 原图刻制（在红膜上描刻出各次分图，并剥去透 明区内红膜成为供光刻用原图） 初缩（制成初缩版） 精缩（分步重复缩小） 掩膜版（精缩光刻版）
光刻胶 （1）负性光致抗蚀剂：没曝光部分对显影液可溶解，
曝光则不能。 （2）正性光致抗蚀剂：与负性相反。
生电容，这种隔离工艺称等平面隔离。常用的等平面 II 型 工艺过程如下：
[ 说明 ] SiH4 膜制备方法：
SiH4 NH3 1 810000 00CC Si3N4 H2
（3）介质隔离 以介质完全实现隔离岛功能的方法称为介质隔离。
其工艺过程如下：
2. 集成电路中需要增添埋层工艺 集成电路中需要增添埋层工艺，
（1）pn 结隔离 采用 pn 结反偏时电阻极高，可实现元件间的隔离。
其中，常用的有外延隔离法，参见下图：
将 p 隔离槽及 p-Si 衬底电位接到比 n-Si 隔离岛 更低的电位，则相应 pn 结处于反偏状态，便可在 隔离岛上制作集成电路元器件。
（2） 等平面隔离 以 SiO2 膜代替 pn 结隔离槽可减少芯片面积和侧壁寄
受到 Si/SiO2 界面处的反 应速率限制。
氧化物厚度 dox与氧化时间 t 满足线性关系：
dox
B (t A
)
式中 为系统装置的初始化参数，A、B为与氧化温度有关的系数
② 后续阶段：称厚氧区
由于薄氧层存在，氧须扩散 通过SiO2层才能到达 Si 界面产生氧
化，SiO2 膜不断变厚，其成长速率受到 O2 在已生成的氧化层中
切薄片 化学腐蚀 抛光 衬底单晶硅片
4.1.2 硅平面工艺方法 一、氧化工艺 在单晶体硅衬底表面生长一层均匀致密的 SiO2 膜技术 （1）干氧氧化 原理 O2 Si 噲 垐1920垐 0垐 00o0CC?? SiO2
装置 （见右图） 过程
① 开始阶段：称薄氧区
O2 直接与Si表面接触，SiO2 生长速率
① 预淀积原理
B(CH3O)3 5000 C 以上 B2O3 CO2 H2O C B2O3 Si 9000 C 以上 SiO2 B
[ 说明 ] B(CH3O)3：硼酸三甲酯 无色透明液体，室温下易
挥发，易溶于水，并生成硼酸 沉淀。 [ 产物 ] 硼硅玻璃（SiO2+B+C）
去除硼硅玻璃，留下Si 表 面高浓度B层，完成了预淀积。 去除方法： HF : H2O 1: 5 (15 ~ 20s)
① 衬底结易击穿 ② 衬底结电容增大
[ 说明 ]
（选择好浓度）
①
1 VD 2 WEm
Em
2 VD W
②
寄生结电容
CT
W
3. 集成电路中存在寄生效应 集成电路中存在寄生效应，一般是寄生结电容（包括隔离
结电容等），这是集成电路工艺的特点之五，影响了集成器件 的高频性能。 二、集成晶体管常规工艺流程（以 n pn 晶体管为例）
这是集成电路工艺特点之四。下面 以右图的集成二极管为例说明。
掩埋层（埋层） 外延前必需在衬底上先扩散重掺杂的杂质，此重掺杂层
称为埋层。
原理
VD
kT q
ln
NDNA ni2
① 扩散区侧向表面势垒较大，电阻较大 集成电路器件中
② 扩散区纵向电流承受面积较大。
电流纵向流动
R L
S
减少衬底结宽度 埋层
① 外延层存在较大串联电阻 ② 二极管 pn 结与衬底 pn 结穿通
1
1
RW g q p N '
（4- 3）
所以
N
'
越大，RW
越小； L
W
表示电阻图形中方块的数目。
[ 注意 ] 式（4 -2）表明：电阻数值等于图形中所包含的方块
数目乘以方块电阻。
[ 例 ] 右图中, R 5RW 1.0k
[ 分析 ]
（1）对两个相邻扩散电阻，有
R1 L1 RW1 / W1 L1 W2 R2 L2 RW2 / W2 L2 W1
较低温度下进行。
四、外延工艺 外延工艺 在单晶片沿原来的结晶轴方向，再生长一层厚度和电阻率 都符合要求的新单晶，或在一块衬底上成长一层多晶层， 这么工艺称为外延工艺。 杂质浓度补偿： n, p ND NA
扩散工艺
轻掺杂半导体（ n , p
）
外延工艺
重掺杂半导体（ n , p ）
[ 注意 ] 无法应用扩散工艺原因： 杂质补偿浓度精确控制无法实现；并且导致迁移率下降。