数字电路课程设计
一、设计总体思路 (2)
2.基本原理与框图 (2)
3.总电路图 (4)
二、单元电路设计 (5)
1•信号锁存电路 (5)
2.优先编码电路 (7)
3.显示电路 (9)
4.逻辑控制及复位电路 (9)
三、附录 (12)
、设计总体思路
1.设计内容及要求
根据要求设计一个医院病人紧急呼叫系统。
具体要求如下：
1、当病人紧急呼叫时，能显示病人的编号；
2、根据病人病情设置优先级别。
当有多人呼叫时，病情严重着优先；
3、医务人员处理当前最高级别病人的呼叫后，系统按优先级别显示其它呼叫病人的编号。
2.基本原理与框图
系统可由信号呼叫锁存、优先编码、显示电路及逻辑控制清除电路等几部分组成。
系统首先通过不同的按钮开关接受不同的呼叫信号，并将其对应信号锁存在与之相对应的D触发器中，然后将这些呼叫信号传到8路优先编码器，编码器再根据触发器中信号
优先级的高低依次对这些信号进行编码，然后将当前最高优 先级别的信号显示出来。
医务人员根据当前显示病人编号进行处理，处理一个按 一下控制开关，则可清除当前处理的病人并显示下个次要优 先级别的病人，清除的原理就是：每当按一下复位按钮就会 产生一个上升沿脉冲，使计数器置数，并将当前显示的数通 过计数器输入到译码器中，与之对应输出一个低电平信号最 为触发器清零信号。
此时，显示器中显示的是次级编码信号。
同理将依次处理完毕，最后全部处理完后将显示零。
系统工作的原理图框图
呼叫信号
信号锁存
1"^
就先编码
L
二逬制
译玛
显示
谨辑控制
/
3.总电路图
根据系统需要及电路的框图可用EWB仿真软件做出总电路图：
F
CLK
俨
爲
1
74160
12
KJ
8 9
:E
I 斗
7404 河
IE
[Space]
°VCC
5EO
6GS
13
吃i fti
o
(KD 细
74143
斗
1A VCC
1Y313
汹
&Y ¥
上-
一
3A5Y10
3Y轴9
OIL4Y£
1CLF VCC
ID
ECLR」>1CL
K 2E
1PRE' 2CLK<
IQ EPRE7 哄
2Q
GKD 西
6
c
A
B
c
B
T
B
a
a
a
QJ
/
Q
N
A
V
R
E
ln
E
K
P
1£J
15r
1
14a
133
12
*
11 5
-JL—b —£—
0c
YI)
Yl
r3
Y3
糊
Y5
怖
>
器
1
7
氓
医院病人紧急呼叫系统总电路图
、单元电路设计
1.信号锁存电路
此系统所用D触发器为74LS74 ,当预置端及清除端均为高电平且当CLK上升沿时将输入信号D锁存在Q中的功能，Q=B这里我们所使用的为Q 端，首先使Q为高电平，当输入一个上升沿脉冲时Q变为低电平。
74LS74功能表如下:
1 1
0 0
1
1
1
x
保持
74LS74锁存部分电路图如下:
1CLR J
VCC - -ID 2CLR 1 >
»1CLK 2D - 1PRE J eCLK<-
IQ £PRE f >
* ® 2Q -
-GNP a? >
7474
此电路使用了 2个74LS74双D 触发器4个输入端分别 代表4个病人，是先把D 端置高电平，当给了时钟CP 后，Q 端出高电平1，Q 端出低电平0,此时的Q 低电平可直接作用 于优先编码器的编码输入端，使之输出对应的二进制数据。
而当译码器给了清除端CLR 信号0后，Q 端出1，利用这点 可以对信号进行清除，显示其它病人的信号。
14
13
12
11
10
9
B
2.优先编码电路
此系统所用编码器为74LS148优先编码器，根据D触发器传来的信号进行编码产生一个地址码再经过反相器就可以在显示电路中显示是哪个病人需要护理了。
74LS148编码器的真值表如下:
74LS148编码部分电路图如下:
此电路使用了一个74LS148优先编码器，在E1= 0电路 正常工作状态下，允许1-4当中同时有几个输入端为低电平， 即有编码输入信号。
其中4至1的优先权依次降低，对应的 A2、A1、A0三个输出对应的二进制代码。
利用这一点，可以将触发器中传来的信号来控制74LS48 七段显示器译码器的
消隐端，当无病人给信号时，则显示零。
vcc M GSgzloAO
D
1 OJ 1 N 4567EAAG
3.显示电路
根据优先编码器74LS148的地址码可以选取接入译码器74LS48，输出a、b、c、d、e、f、g和七段共阴极显示器的相应端口相连。
一般显示器元件同时具有译码器74LS48功能，只需将优先编码器74LS148的地址码输出的信号经过反相器后直接与显示器给出的四个端口相连即可。
4.逻辑控制及复位电路
此系统是利用医务人员控制的复位开关产生一个上升沿启动
74LS160使优先编码器输出的地址码保持输出，将这些地址码输入到
74LS138译码，从而去控制对应D触发器的清零端，达到复位的目的。
74LS160计数器的真值表如下:
1 1 0 X X X X X X 保持
1 1 X 0 X X X X X 保持
1 1 1 1 X X X X 计数
74LS138译码器的真值表如下：
逻辑控制及复位清零部分电路图如下:
0X
X1
10
10
10
10
10
10
10
XXX
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
11111111
11111111
0 1111111
10 111 I I 1
110 11 1 1 1
1110 1111
11110 111
111110 11
1111110 1
1111
1 0
CLR y VCC >CLK
RCO
A QA
B QB
C QC
D QD
ENP EhJT
GND LQM'
r
ccYOYlY2Y3
黑
A B
D
ABC
GSG2
G1
Y73
74LS160为异步清零计数器，即CLR端输入低电平，不受CP控制，输出端立即全部为低电平。
74LS160还具有同步预置功能，在CLR•端无效时，LOAD 端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA即所谓“同步”预置功能。
此系统利用的是74LS160置数功能。
74LS138为3线—8线译码器，当一个选通端G1为高电平，另两个选通端G2A和G2B为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
如上图，74LS148优先编码器的地址码通过74LS160的ABCD输入端输入，当按下清除开关产生一个上升沿CP送到CLK,利用74LS160的同步预置功能，把74LS160的输出端置成与输入端一样的编码，送至74LS138译码器译码译出与地址码相对应的低电平接至74LS74D触发器的清除端，从而实现信号的逻辑控制与清除。
二、附录
元器件清单:。