3
HMEC
集成电路设计原理
微电子中心
5.1.1 MOS管宽长比(W/L)的确定 VDD 1. NMOS逻辑门电路 (1)NMOS逻辑门电路是有比电路， ML 根据VOL的要求，确定最小R 。 Vi Vo 2 MI (VDD VTL ) VOL E/E饱和负载 2R(VOHVTI) VTD 2 VDD VOL 2 (V V ) E/D OH TE R MD (2) 根据负载CL情况和速度要求(tr Vo 和tf) 确定负载管和等效输入管的 ME Vi 最小W/L 。 4
21
HMEC
集成电路设计原理
微电子中心
5.2.3 优化设计 4. 复用单元的设计
将常用结构的 组合图形（包括电 路单元）按设计规 则要求设计为可复 用的单元，供设计 过程中调用， 减少设计错 误，并便于 修改。
Active Contact
Poly Via1 Contact
PAD
22
HMEC
集成电路设计原理
MOS管的源漏区具 有可互换性。
11
HMEC
集成电路设计原理
微电子中心
§5-2 版图的布局布线
12
HMEC
集成电路设计原理
微电子中心
思考题
1. 布局布线的策略是什么？ 2. 复用单元设计有什么好处？
13
HMEC
集成电路设计原理
微电子中心
5.2.1 布局 1.布局的基本原则 芯片的布局设计是要解决电路图或逻辑 图中的每个元件、功能单元在版图中的位置 摆布、压焊点分布、电源线和地线以及主要 信号线的走向等。 首先确定电路中主要单元（元件）的位 置，再以主要单元为中心安置次主要单元和 次要单元。 相关单元（包括压点）要尽量靠近，以 主要单元为主调整单元（器件）的形状和位 置，方便布线，缩短布线。
Vi VDD n+ p+ RW p+ Vo n+ RS GND 25 n+ GND p+ VO IRs Rs Rw NIRw VDD
VO
P-
N-阱 P-Sub
HMEC
集成电路设计原理
微电子中心
5.3.2 抗闩锁设计的基本原则 （1）减小RS和RW ：均匀且充分设计阱和衬 底的电源和地的欧姆接触，并用金属线连接， 必要时采用环结构。 （2）减小β npn和β pnp ：加大MOS管源漏区 距阱边界的距离，必要时采用伪收集极结构。
HMEC
集成电路设计原理
微电子中心
第五章 MOS电路版图设计
1
HMEC
集成电路设计原理
微电子中心
§5-1 MOS管图形尺寸的设计
2ห้องสมุดไป่ตู้
HMEC
集成电路设计原理
微电子中心
思考题
1. MOS管沟道的宽长比(W/L)如何确定？
2. MOS管沟道的宽度(W)和长度(L)如何 确定？ 3. MOS管源漏区尺寸如何确定？
8
HMEC
集成电路设计原理
微电子中心
5.1.2 MOS管沟道长度(L)的确定 (1)要考虑MOS管的耐压能力， 一般MOS管的击穿电压由源 漏穿通电压决定： W L
BVDSP=qNBL /2osi
(2)要考虑工艺水平。 (3)要考虑沟道长度调制效应对特性的影响。
9
2
HMEC
集成电路设计原理
微电子中心
HMEC
集成电路设计原理
微电子中心
5.4.3电阻-二极管保护电路 2. 版图示例
40
HMEC
集成电路设计原理
微电子中心
pad
5.4.4 MOS晶体管保护电路 1. 基本原理 利用保护管NMOS和 VDD PMOS的饱和导通或沟道穿 通效应以及漏极寄生二极管 MP 完成静电泄放。 R 保护管W/L要足够大以 便获得小的导通电阻，并采 MN 用抗闩锁的保护环结构。 R为N+电阻，起延迟、缓冲 VSS 作用。
14
HMEC
集成电路设计原理
微电子中心
5.2.1 布局 2.布局示例1 电子表芯片
液晶显示译码电路
定时电路
比较电路
走时电路
分频电路 振荡器
报 时 驱 动
调节控制电路
15
HMEC
集成电路设计原理
微电子中心
5.2.1 布局 2.布局示例2 存储器模块
读写 控制
输入输出
地址 译码
SRAM存储矩阵
16
HMEC
HMEC
集成电路设计原理
微电子中心
5.1.1 MOS管宽长比(W/L)的确定 1. NMOS逻辑门电路（续） VDD
(3) 根据静态功耗的要求 来确定负载管最大的W/L 。 (4) 根据上述结果最终 确定负载管和等效输 入管的W/L 。
(5) 根据输入结构和 等效输入管的W/L确 A 定每个输入管的W/L 。
集成电路设计原理
微电子中心
5.2.2 布线 1. 布线基本原则 最常用的布线层有金属、多晶硅和扩 散区，其寄生电阻和寄生电容有所不同。 电源线、地线选择金属层布线，线宽要 考虑电流容量（一般1mA/m)。 长信号线一般选择金属层布线，应尽量 避免长距离平行走线。 多晶硅布线和扩散区布线不能交叉而 且要短。必须用多晶硅走长线时，应同时 用金属线在一定长度内进行短接。
HMEC
集成电路设计原理
微电子中心
5.4.2 MOS电路抗静电设计思想 抗静电设计就是在电路的端口增设保 护电路，使得静电电荷形成的高压在到达 正常电路之前，通过保护电路将静电电荷 泄放掉，而保护电路自身也不被损坏。 （1）保护电路不能影响正常电路的功能； （2）保护电路放电电阻尽可能小； （3）放电回路能承受高的瞬态功耗； （4）保护电路应有抗闩锁能力； （5）保护电路占用尽可能小的芯片面积。
HMEC
集成电路设计原理
微电子中心
5.4.5双极晶体管保护电路 2.版图示例
44
5.1.3 MOS管沟道宽度(W)的确定
(1)根据已确定的W/L 和L的值来确定W的值。
(2)对于窄沟（长沟）器件，应根据工艺水平 先考虑确定沟道宽度W，然后再根据已确定 W/L的值来确定L的值。 L W
10
HMEC
集成电路设计原理
微电子中心
5.1.4 MOS管源漏区尺寸的确定
一般是根据MOS管的沟道宽度W和相 关的设计规则来确定源漏区最小尺寸。源 漏区尺寸越小，寄生电容以及漏电就越小。 对于W/L较大的器件一般采用叉指状 图形。
27
HMEC
集成电路设计原理
微电子中心
5.3.3 内部电路的抗闩锁设计 版图示例1
28
HMEC
集成电路设计原理
微电子中心
5.3.3 内部电路的抗闩锁设计 版图示例2
29
HMEC
集成电路设计原理
微电子中心
5.3.3 内部电路的抗闩锁设计 版图示例3
30
HMEC
集成电路设计原理
微电子中心
5.3.4 芯片外围电路的抗闩锁设计 外围电路主要是指输入/输出单元电路， 一方面易受高压影响，另一方面工作电流 很大。因此，极易发生闩锁效应，通常都 采用双环保护结构，而且保护环上要充分 开孔，用金属线直接连到电源或地上。
B
VDD
ML Vi MI VDD F MD
C
Vo
Vi
ME
Vo
5
HMEC
集成电路设计原理
微电子中心
5.1.1 MOS管宽长比(W/L)的确定 2. CMOS逻辑门电路 (1) 根据抗干扰能力(噪声容限、 Vi 输入转折电压V*)确定0范围。
VDD MP Vo MN
V* =
VDD+ VTP +VTN o 1 + o
HMEC
集成电路设计原理
微电子中心
5.4.3电阻-二极管保护电路 1. 基本原理（续） R2为N+电阻，起延迟、 VDD 缓冲作用，防止外来高 Dp1 电压直接作用于MOS管 MP pad R1 R2 的栅极。阻值一般在几 十左右。 MN Dn1 Dn2是R2形成的寄生二极 Dn2 管，起到进一步的保护 VSS 作用。 39
VDD A B
VDD MP Vo MN
F
7
HMEC
集成电路设计原理
微电子中心
5.1.1 MOS管宽长比(W/L)的确定 3. 传输门电路
(1)MOS的W/L直接影响传输门的导通电阻，
因而影响传输速度。因此，根据传输速
度的要求（考虑负载情况和前级驱动情
况）来确定MOS管的W/L.
(2) 对于CMOS传输门，一般应当考虑NMOS 管和PMOS管特性的对称性。
31
HMEC
集成电路设计原理
微电子中心
5.3.4 芯片外围电路的抗闩锁设计 双环结构示意图
地 P
电 源 N P P N阱
电 源 N
地 P
电 源 地 N P N N P衬底
地 P
电 源 N
32
HMEC
集成电路设计原理
微电子中心
5.3.4 芯片外围电路的抗闩锁设计
输出驱动单元局部版图示例
33
HMEC
微电子中心
5.2.3 优化设计 2. 器件排序优化 通过排序优化可以提高速度，减小漏电。
OUT OUT D A B C
A
D
B
C
OUT
OUT
GND
GND
20
HMEC
集成电路设计原理
微电子中心
5.2.3 优化设计 3. 宽沟器件的优化设计
(1)宽沟器件可以由 多个器件合成，方便 布局布线，减小栅极 电阻。 (2)宽沟器件源漏区 开孔要充分，提高沟 道特性的一致性（尤 其是模拟电路）。