【例1】某TTL 与非门电压传输特性如图2-1 (a)所示，输入级电路如图2-1（b ）所示；输出高电平时允许的最低高电平V V OH 4.2min =；输出低电平时允许的最高低电平V V OL 7.0max =。

图2-1(a) TTL 与非门电压传输特性 图2-1(b) TTL 与非门输入级电路（1）求该门的关门电平V off 和开门电平V on 各为多少？（2）当该TTL 与非门驱动同类负载门时，求输入高电平抗干扰容限V HN 和输入低电平抗干扰容限V LN ；（3）当该TTL 与非门有一个输入端接电阻R ，其余输入端悬空时，求该门的开门电阻R on 和关门电阻R off 。

解：（1）根据关门电平V off 的定义可知，V off 是使与非门保持关门状态的最大输入电压，从图2-1(a)所示电压传输特性可看出，当V V OH 4.2min =时所对应的输入电压为1.3V ，所以V V off 3.1＝根据开门电平V on 的定义可知，V on 是使与非门保持开门状态的最小输入电压，从图2-1(a)所示特性图可看出，当V V OL 7.0max =时所对应的输入电压为1.5V ，所以V V on 5.1=（2）根据抗干扰容限的定义：与非门输入高电平抗干扰容限()V V V V V on OH HN 9.05.14.2min ===－－ 与非门输入低电平抗干扰容限()V V V V V OL off LN 6.07.03.1max ===－－（3）观察图2-1(b)所示，图中R 与R 1对电源V cc 构成分压器，R 上的降压V R 就成为该门的输入电压。

V R 为RR R V V V B cc R ＋－11=若V V on R ≥，则与非门输出低电平即处于开门状态，这时所对应的R 临界阻值就是开门电阻R on 。

所以V R R R V V on on ON B cc =+-11，V R R k V V on on5.131.25=+Ω- 求得Ω=k R on 2.3（若需该与非门输出低电平，则应使Ω≥k R 2.3）。

若V V off R ≤，则与非门输出高电平即处于关门状态，这时所对应的R 的临界阻值就是关门电阻R off 。

所以（a ）与非门电路（b ）与非门内部输入级图2-2 TTL 与非门电路及输入电路V R R R V V off off off B cc =+-11，V R R k V V off off3.137.05=+Ω- 求得Ω=k R off 3.1(若需该非门输出高电平，则应使Ω≤k R 3.1)。

注意：在上述两种情况下代入公式的V B 1值是不同的。

讨论与非门的开门状态时V B 1为2.1V ；讨论与非门的关门状态时V B 1为0.7V 。

【例2】TTL 与非门电路如图2-2(a)所示，TTL 与非门内部输入级电路如图2-2(b)所示，试问：(1)若使与非门输出1=F ，R 阻值应为多少？(2)若使与非门输出0=F ，R 阻值应为多少？解： (1)与非门内部输入级电流几乎全部流过外接电阻R ，设电阻上的压降为V R ，因为要求1=F ，即要求与非门处于关门状态，所以（设关门电平V V off 1=）应有下式成立：V R R R V V V off be cc R ≤⋅+-=11即 V R R k V V V R 137.05≤⋅+Ω-= 求得Ω≤k R 1。

(2)设电路刚接上电源时，流过R 1的电流仍然全部流过外接电阻R ，因为要求0=F ，即要求与非门处于开门状态，所以（设开门电平V V on 2=）应有下式成立：V R R k VV V on R ≥⋅+Ω-=37.05 即 V R Rk V V V R 237.05≥⋅+Ω-=求得Ω≥k R 6.2。

【例3】 电路如图2-3(a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明为什么。

图2-3 电路图解 ：图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。

图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。

图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。

因为当两个与非门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。

图(d)：电路中两OC 门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。

【例4】 在图2-4中有两个接为线与的OC 门G 1、G 2。

它们的输出驱动三个基本TTL 门G 3、G 4、G 5，接入的输入端分别为2、2、3个。

设OC 门输出低电平时允许灌入的最大电流I OL 为14mA ，输出高电平时输出管截止的反向漏电流I OH 为0.25mA ；TTL 与非门的输入短路电流I IL 为1.6mA ，每个输入端的反向漏电流I IH 为0.05mA 。

试求外接负载电阻R L 的取值范围。

（要求V V V V OL OH 3.0,3≤≥。

） 解： 解题时要分OC 门输出是高电平和低电平两种情况。

(1)OC 门输出为高电平V OH此时流过电路中各种电流I R 、I OH 、I IH 的方向如图2-4(a)中箭头所示。

负载电阻R L 上的电流I R 为（a ）OC 门输出为高电平 （b ）OC 门输出为低电平图2-4 两个OC 门驱动三个与非门()()mA mA I I I IH OH R 85.005.0725.023222=⨯+⨯=+++= 因为R L 的增大会使输出高电平下降，所以R L 应为()Ω=-=-≤k mA VI V V R ROH cc L 35.285.035max 注意：在计算I R 时，对G 3、G 4、G 5 接入电路的每一个输入端的反向漏电流I IH 都要计算在内。

(2)OC 门输出为低电平V OL此时流过电路中各种电流I R 、I OL 、I IL 的方向如图2-4(b)中箭头所示。

负载电阻R L 上的电流I R 为 ()mA mA I I I IL OL R 2.96.13143=⨯-=-=由于R L 的减小会使输出低电平抬高，所以R L 应为()Ω=-=-≥5112.93.05min mA VI V V R ROL CC L故 Ω≤≤Ωk R L 35.2511注意：在计算I R 时，只考虑一个OC 的输出为低电平，因为这是输出低电平时还负载的最不利的情况。

同时G 3、G 4、G 5各个门的输入短电流I IL 的大小与接入电路的输入端个数无关。

【例5】 用增强型NMOS 管构成的电路如图2-5(a)所示。

试写出F 的逻辑式；并用NMOS管画出更加简化而逻辑功能不变的电路。

解： 解题时首先要分清哪些管子是负载管，哪些管子是开关管，只有在一个负载管的源极与开关管的漏极连接节点上才能输出倒相的逻辑函数。

该题电路图中只有T 1是负载管，其余的都是开关管。

在开关管中再看哪些是串接的，哪些是并接的。

对于相互串接的开关管，它们栅极上所加的变量互为与逻辑；对于相互并接的开关管，它们栅极上所加的变量互为或逻辑。

根据以上分析原则，可得函数()()D C B A AD AC B A F ++=++=所得简化电路如图2-5(b)所示。

（a ）增强型NMOS 管构成的电路图 (b)简化后的NMOS 管构成的电路图图2-5 电路图思考题和习题解答【题2.1】解：判断TTL 与非门G 1、G 2何者为优，主要考查其重要参数： 与非门输出交电平时的抗干扰容限V V V on OH HN -=min 与非门输出低电平时的抗干扰容限V V V OL off LN max -=V V V ON OH HN 1min 1-=∴，V V V ON OH HN 2min 2-= V V V OL OFF LN max 11-=，V V V OL OFF LN max 22-=故：04.09.15.11221<-=-=-=-V V V V V V V ON ON HN HN V V HN HN 21<∴同理03.01.18.02121<-=-=-=-V V V V V V V OFF OFF LN LNV V LN LN 21<∴可见与非门G 1输出交电平时的抗干扰容限V HN 1及输出低电平时抗干扰容限V LN 1均分别低于非门G 2的V HN 2，故G 2优于G 1。

【题2.2】解：(a)电路中多余的输入端不应接到地，因为与门输入端有一个为0则输出为0，使输出Y 恒为1，无法实现AB Y =。

应将多余输入端接到高电平或任意一个输入端。

修改电路如图2-6（a ）所示。

(b)电路中多余的输入端不应接U CC +，因为或门输入端有一个为1则输出为1，使输出Y 恒为0，无法实现B A Y +=。

应将多余输入端接到低电平或任意一个输入端。

修改电路如图2-6（b ）所示。

(c)这种接法是错误的，当两个与非门输出电平不相等时，两个门的输出级形成低阻通道，使得电流过大，会烧坏器件。

修改电路如图2-6（c ）所示。

(d)虽然一般来说TTL 或CMOS 门输出端不允许并接，但是如图所示接法是正确的，通常将几个相同输入的门电路输出端并接可以增大其驱动能力。

(e)电路中两个OC 门输出端应接上拉电阻至电源。

修改电路如图2-6（e ）所示 (f)电路所体现的逻辑关系应为C B A C B A Y ⋅+⋅=，与给定逻辑关系不相符。

请注意：该题中的给定逻辑关系是没有意义的，也不符合三态门的使用规律。

图2-6 修改后的逻辑电路图【题2.3】解：(1)不考虑t pd 时，根据图(a)中逻辑关系B A B A Y +=⋅=，输出波形如图2-7(a)所示。

(2)考虑t pd 时，信号A 到达与非门输入端时的信号C （如图2-7(b)信号C ）相对于A 存在3t pd 延时；而信号B 到达与非门输入端时的信号D （如图2-7(b)信号D ）相对于B 存在t pd 延时,输出Y 的波形如图2-7(b) 信号Y 所示。

Y∙+U C C 10KΩ+U CC∙∙R【题2.4】 解：(1)(a)B AC B AC Y =+=1 (b)=⊕=B AC Y 2 C B A C B B A ++ (c)C B A C B A Y +=⋅=3(d)()C B A C B A C B A ABC Y ++++=⋅=)(4(2)首先根据上述逻辑函数，列出各输出函数的真值表如表2-1所示，根据表2-1依次画出各逻辑函数的波形图，如图2-8所示。

表2-1 真值表图2-8 题2.4 Y 1－Y 4波形图图2-7 题2.3输出波形(b) 考虑t pd 输出波形图可见，考虑t pd 后输出的逻辑关系发生了变化，这种影响到底有多大呢？在这里对输出波形作一个定量的分析。