图 1.典型时间和日期寄存器图

-2-
地址 00H 01H 02H 03H 04H 05H 06H 07H
功能 秒 分 小时 星期 日期 月 年 控制
数据范围 00-59 00-59 00-23 1-7
位7 CH X X X
位6 10 秒 10 分
位5
位4
位3 秒 分 小时
�
电池连接 大多数 HYM 的 RTCs 都包括一个电池输入引脚。电池是用来保持当主电源断开后时钟能够正常走动。
对于大多数设计来说，所用的电池都是钮扣锂电池。 有的 RTCs 用电源电压作为参考来决定什么时候 VCC 是有效电平。当 VCC 低于最小值时，器件进入写保 护，禁止外部访问器件。当器件工作在 VCC 条件下时，VBAT 输入将处于高阻状态。如果电池没有连接到 VBAT 上，或是连接到串行二极管，VBAT 的输入处于高电平漂浮状态，引起 RTC 进入写保护。在 HYM 的大多数时
�
Y2K Compliance HYM 半导体 RTCs 与 Y2K 相适应，兼容 Y2K，或者是不包括对日期敏感的逻辑。一个适应 Y2K 的时钟有
这些逻辑，包括世纪信息（有世纪数字或世纪位） ，能够正确计算闰年直到 2099 年,但要求系统软件对世 纪进行跟踪。二进制秒时钟没有对日期敏感的逻辑，软件必须计算正确的日期，包括闰年的正确性。
�
备用电池的功能 在有的应用中，例如 VCRS，如果去掉电源, 会丢失时间和日期信息,。许多新的应用中,即使主电源去
掉了, 要求时间和日期信息应保持有效。为了保持时钟晶振运行，要用到一个主电源或者备用电源，或者 一个大容量的电容。在这种情况下，时钟芯片必须能够在两个电源之间进行切换。 如果有一个电池，例如钮扣型锂电池用作备用电源，当在用备用电源工作时 RTC 应设计成尽可能少 的消耗功耗。电源切换电路，一般情况下由主电源供电,会使电源切换到电池供电，并使 RTC 进入低功耗 模式。微处理器和 RTC 之间的通信通常锁定（称为写保护） ，用来使电池供电电流最小和防止数据损坏。 许多时钟芯片都包括一个晶振控制位，通常称之为时钟中断（CH）或是晶振使能位（/EOSC） 。此位通 常位于秒寄存器或控制寄存器的最高位（位 7） ，几乎在有这位的所有时钟芯片中，初始电池上的首选状态 对于晶振来说是无效的。这允许系统设计者提出制造流程，在安装和测试后，用 Vbat 进行供电，通常用 个锂电池。此时晶振处于一个停止状态，保存电池到系统电压可以工作。在这个点上,软件/硬件应该启动 晶振并促使处理时间和日期。 在一般情况下,锂电池的工作温度是-40℃到+85℃。电池不能暴露在+85℃以上的环境中。含电池和暴 露电池的引脚的封装，例如灵敏性插座,不应接触到水。浸水使电池短路，因此耗尽电池。
�
晶振和精确度 晶振是一种最精确的可以用来提供固定频率的电路。32768Hz 的晶振用于大多数 RTCs。通过划分晶振
的输出频率，一个 1HZ 的参考频率可用于更新时间和日期。时钟的精确度主要取于晶振的精确度。调谐晶 振对温度有一个抛物线响应（图 2） 。 23ppm 的误差大约为每月一分钟。
-3-
在特殊的容性负载下，晶振能调到正确的频率处振荡。在一个设计能提供 6pF 电容负载的晶振的 RTC 中,用一个调到 12.5pF 的电容负载的晶振会导致 RTC 走得要快。
图 2.晶振的精确度与温度
晶振的连接 所有 HYM 的 RTCs 的内部都有一个偏置网络。晶振应直接连到 X1 和 X2 的引脚上，而没其它任何元件 （图 3） 。晶振应尽可能近的接近 X1 和 X2 引脚。地平面应置于晶振，X1 和 X2 下面（图 4）.数字信号线应 当远离晶振和晶振的引脚，有严重辐射的 RFI 的元件应屏蔽起来且远离晶振。低功耗的晶振电路对附近的 RFI 敏感，RFI 会引起时钟走时变快。
位2
位1
位0
X X X
X 10 日 X
X
X 日期
星期
01-28/29/30/31 X 01-12 00-99 变化 X 10 月
10 月
月 月
时间和日期寄存器每秒更新一次。日期的变化值依据月和二月所处的年而不同。星期寄存器除多总线 时钟外,与其它寄存器无关.星期寄存器在午夜增加，并从 7 到 1 变化。只要在程序中的分配是连续的，程 序员可以选定任何特殊的一天作为“1”。在总线复用时钟中，星期天必须是“1”，因为星期寄存器用白天 保存测试。在先前的午夜变化上,为白天保存的测试在午夜完成了，当测试白天保存功能时这必须说明。 当时钟格式由 12 小时格式成 24 小时格式，或从 BCD 格式变成二进制格式，或从二进制格式变成 BCD 格式，时间，日期，报警寄存器都必须重新进行初始化。 无格式的二进制计数器时钟有一个单独的寄存器，代表性地是 32 位，每秒能增加一次。通常，寄存 器值 00H 被认为是某些缺省的时间或日期值。例如，格林尼治时间 1970 年 1 月 1 号 00：00：00 就是“0 点”。寄存器中的二进制值就代表从那一点走过的时间。软件程序必须把 32 位的二进制值变成可以读写的 时间和日期，并且将用户数据转化成二进制值。
�
模块封装 时间保持非易失性(NV) RAM，多路总线时钟，一些看门狗和隐形时钟都可用于模块或者电源帽封装。
模块内部嵌入一个 32.768Hz 的晶振和一个锂电池，使得设计 PCB 变得更容易。然而，晶振和电池不能容 耐再次回流期间的温度。在再次回流后，模块可以用手附上或插到座子上。只要锂电池不会暴露在 85℃以 上温度，模块也可以用波焊的方法焊到 PCB 上。 电源帽产品采用两片结构来提供一种能再次回流过程的表面焊接设备。用标准的回流技术可将含有 RAM 和时钟的模块底部安装到电路板上。在焊接之后, 含有灵敏性电池和晶振的电源帽上部会突然折断到 底部.
� 发现并解决新设计中的问题
不能和 RTC 通信 在新的设计并解决问题的过程中,这里有多种方法能够帮助确定产生问题的原因。例如，如果显现出 来的是器件根本不通信,经常值得去确定该器件是否没读,写或两者都没。如果器件有软件使能的特点，例 如方波输出，尝试着使那个特性有效是一个很好的方式去决定是否能够写器件。在 2 线器件上，示波器可 以确定时钟在传送每个字节后是否发送应答信号。下面的段落描述了一些附加的设计中的问题并解决的提 示” 有备用电池的实时时钟芯片用一个比较器在 VCC 和 VBAT 之间切换。有些实时时钟芯片用电池电压作为
-5-
钟内部都提供反充电写保护，以消除外部二极管。
�
读/写时间和日期 由于在读或写的过程中可以进行内部寄存器更新而没数据的破坏， 大多数 HYM 的时钟都提供能确保访
问时间和日期的方法。 辅助缓冲寄存器(二级缓存)也用在串行时钟上。当访问(读)RTC 时，当前时间和日期传送到辅助寄存 器。一个脉冲读信号将从辅助寄存器中读数据，在内部寄存器连续更新时辅助寄存器的内容将保持不变。 下一次访问（当芯片有效，复位或开始）将又一次传送数据。当寄存器被写时类似的过程发生，除非数据 在访问之前没有被内部寄存器刷新。 在时间保持非易失性(NV)RAM 时钟上,用 TE 位或 R 和 W 位封存用户寄存器. 有多总线时钟里.有几种方法能确保时间和日期寄存器在访问间不变。以下方法即是: 设置位 B 寄存器的 SET 位设为 1 时,用户双缓存时间和日期寄存器被锁存了。 内部寄存器仍然正常的不断更新 。 UIP 标志 进程中的更新标志位(UIP)每秒将产生一个脉冲。当 UIP 位变为高电平后，更新将在 244uS 后 发 生 。 如果 UIP 位读出的为低电平，为避免更新时的错误用户至少有 244uS 的时间可以读寄存器的数据。 UF 中断 如果使能，那么在每一次更新周期之后产生一次中断,该周期表明 999ms 能读有效时间和日期信息。 默认的寄存器值 如果数据手册中没有特殊说明，初始上电寄存器值不确定。也就是说,它们和 DROM 或 SRAM 是一样:初 始上电后,用于实际的数据是随机的。

-6-
参考电压，另外的用一个能带参考电压决定什么时候 VCC 有效。当 VCC 下降到比较器的触发点，就不能够进 行读写。在一个电压下的禁止读写有助于对处理器进行不注意的写,该处理器不再有有效的供应。而且,当 VCC 电压高于触发点，比较器把内部供电电源切换到 VCC，防止电池耗尽。在电池电压为参考的器件中，一 个悬空电池输入,在电池和 VBAT 之间有一个二极管的输入，或有太高电压的电池能制止和 RTC 的通信。确 保 VBAT 在有效的电压范围内，并且在电池和电池输入引脚之间没有二极管。 串行时钟要求正确的向器件中写人命令字节或从地址。不正确的命令/地址经常导致器件忽略读操作。 在那些情况下，数据 I/O 口终止于高阻态。在带上拉电阻的串行线上,数据重复经常是 0XFF。在 3 线接口 中，如果 I/O 口有内部下拉电阻，数据经常是 0。在其他的情况下，数据重复经常是命令字节最后一位的 值。有些串行时钟用分离的输入作输出，以便在一个较低供应电压时允许处理器协调工作。没接有效的供 应到输入端会阻止 I/O 口驱动高电平。最后，如果软件不能使处理器的端口（接到了时钟的输入输出引脚 ） 从输出（写命令节）切换到输入（读数据） ，那么输出的数据可能是全 0 或全 1。 无效时间和数据值 大多数时间和日期寄存器能够接收任何值，包括无效值。如果无效值进入寄存器，那么该值将不断增 加，直到和发生翻转的位相匹配后比较，达到最小值。如果时钟处于错误的模式。也可能造成无效值,例 如，二进制码取代 BCD 码，或 12 小时制取代 24 小时制。
图 3.RTC-等效电路显示其内部的偏置网络

-4-
图 4.晶振的推荐布局
PC 板上包括了可调晶振，例如那些带 RTCs，不能把超声波排除在外。晶振可能由共振破坏。
晶振起振时间 晶振的起振时间在很大程度上依赖于晶振的特性和电路布局。高的串行等效电阻(ESR)和过大的电容 负载是延长启动时间的主要因素。用含有推荐的特性的晶振和依照推荐的电路布局的电路通常能在一秒内 启动晶振。