74LVC 74VAUC
低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
74系列
74LS系列
74AS系列
74ALS
3.1.2 逻辑门电路的一般特性
• 1. 输入和输出的高、低电平 • 2. 噪声容限 • 3.传输延迟时间 • 4. 功耗 • 5. 延时功耗积 • 6. 扇入与扇出数
• 集成逻辑门，按照其组成的有源器件的不同可分为两大类 ： 一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效 应管逻辑门，简称MOS门。
• 双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、 ECL门(射极耦合逻辑门)和IIL门(集成注入逻辑门)等。
• 单极性MOS门主要有PMOS门(P沟道增强型MOS管构成 的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门) 和CMOS门(利用PMOS管和NMOS管构成的互补电路构成 的门电路，故又叫做互补MOS门。
t
f
90%
50% 10%
tr
4. 功耗
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时 电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗
5. 延时功耗积 是速度功耗综合性的指标.延时功耗积，用符号DP表示
1. 输入和输出的高、低电平 门电路中以高/低电平表示逻辑状态的1、0。 正逻辑：高电平表示1，低电平表示0 负逻辑：高电平表示0，低电平表示1
而高/低电平都允许有一定的变化范围。如74HC系列 CMOS逻辑电路中，输入电压在3.5V-5.0V范围对应高电平 逻辑1，而0V-1.5V范围对应低电平逻辑0。
IOH :驱动门的输出端为高电平电流 IIH :负载门的输入电流为。
(b)带灌电流负载
当驱动门输出低电平时，负载电流IOL流入驱动门，它是负载
门输入端电流IIL之和。当负载门的个数增加时，总的灌电流IOL 将增加，同时也将引起输出低电压VOL的升高。
故当输出为低电平，并且保证不超过输出低电平的上限值时， 驱动门所能驱动同类门的个数为：
CMOS电路传输延迟时间
形的作用下，其输出波形相对于输入 波形延迟了多长的时间。
50% 输入
t PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC 74HCT 74LVC 74AUC VDD=5V VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
输出 90%
50%
10%
6. 扇入与扇出数
扇入数：取决于逻辑门的输入端的个数。
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 （a)带拉电流负载
当负载门的个数增加时，总的拉电流将增加，会引起输出高电压
的降低。但不得低于输出高电平的下限值，这就限制了负载门的
个数。
负载门的输入电流
高电平扇出数:
NOH
IOH(驱动门 ) IIH(负载门 )
3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数
3.1.1 数字集成电路简介
概述: • TTL电路问世几十年来，经过电路结构的不断改进和集成工
艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路 领域的半壁江山。 • 把若干个有源器件和无源器件及其连线，按照一定的功能要 求，制做在同一块半导体芯片上，这样的产品叫集成电路。 若它完成的功能是逻辑功能或数字功能， 则称为逻辑集成电 路或数字集成电路。最简单的数字集成电路是集成逻辑门。
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS门 PMOS门 CMOS门
当代门电路（所有数字电路）均已集成化。 根据制造工艺不同可分为单极型和双极型两大类。 门电路中晶体管均工作在开关状态。 首先介绍晶体管和场效应管的开关特性。 然后介绍两类门电路。
注意：各种门电路的工作原理，只要求一般掌握；而各 种门电路的外部特性和应用是要求重点。
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
不同系列的集成电路，输入和输出为逻辑1或0所对应的电 压范围也不同。一般厂家在数据手册中都给出如下4种逻辑电 平参数：
1 vO
vI 1
vO
输出
驱动门 G1 +VDD
高电平
VOH(min)
负载门 G2
+VDD
vI
输入
高电平
VIH(min)
VIL(max)
输出 低电平
VOL(max) 0
G1 门 vO 范围
驱动 1门
vo
噪声
vI
负载门
1
VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限：
VNL —当前级门输出低电平的最大
值时允许正向噪声电压的最大值
VNL =VIL(max)－VOL(m路开关速度 的参数，它说明门电路在输入脉冲波
教学要求
1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、 异或门）、三态门、OD门（OC门）和传输门的逻 辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门
3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相 器3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路
输入 低电平
0
G2 门 vI 范围
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIL(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOH(max)
2. 噪声容限
在保证输出电平不变的条件下，输入电平允许波动的范围。
它表示门电路的抗干扰能力 负载门输入高电平时的噪声容限：