福州大学集成电路应用实验二
《集成电路应用》课程实验
实验二锁相环综合实验
学院：物理与信息工程学院
专业：电子信息工程_________
年级：2015 级______________
姓名：_______ 张桢___________
学号：_______________________
指导老师：许志猛____________
实验二锁相环综合实验
一、实验目的：
1.掌握锁相环的基本原理。

2.掌握锁相环外部元件的选择方法。

3.应用CD4046锁相环进行基本应用设计。

二、元件和仪器：
1.CD4046
2.函数信号发生器
3.示波器
4.电阻、电容若干
5.面包板
三、实验原理：
1.锁相环的基本原理。

锁相环最基本的结构如图所示。

它由三个基本的部件组成：鉴相器(PD、环路滤波器(LPF)和压控振荡器(VCO o
锁相环工作原理图
鉴相器是个相位比较装置。

它把输入信号Si(t)和压控振荡器的输出信号So(t)的相位进行比较，产生对应于两个信号相位差的误差电压
Se(t) o
环路滤波器的作用是滤除误差电压Se(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。

压控振荡器受控制电压Sd(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。

锁相环是个相位误差控制系统。

它比较输入信号和压控振荡器输出信号之间
的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号
同频。

在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。

在这种误差电压的控制下，压控振荡器的频率也在变化。

若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定
性条件下就在这个频率上稳定下来。

达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。

这就是锁相环工作的大致过程。

2.CD4046芯片的工作原理。

CD4046是通用的CMO锁相环集成电路，其特点是电源电压范围宽(为3V— 18V),输入阻抗高(约100M Q)，动态功耗小，在中心频率f0为10kHz下功耗仅为600卩W属微功耗器件。

CD4046锁相的意义是相位同步的自动控制,功能是完成两个电信号相位同步
的自动控制闭环系统叫做锁相环，简称PLL,它广泛应用于广播通信、频率合成、
自动控制及时钟同步等技术领域。

锁相环主要由相位比较器( PC、压控振荡器
(VCO、低通滤波器三部分组成，如下所示。

4046组成框图
Yn
CD4046内部电原理框图如下图所示:
CD4046工作原理：输入信号Ui从14脚输入后，经放大器A1进行放大、整
形后加到相位比较器I、U的输入端，图3开关K拨至2脚，则比较器I将从3 脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压U W则反映出两者的相位差。

4经R3 R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO勺振荡频率f2，使f2迅速逼近信号频率fl 0VCO勺输出又经除法器再进入相位比较器I, 继续与Ui进行相位比较，
最后使得f2 = fl，两者的相位差为一定值，实现了相位锁定。

若开关K拨至13 脚，贝U相位比较器U工作，过程与上述相同，不再赘述。

右图是CD4046的引脚排列：
CD4046采用16脚双列直插式，各管脚功
能: 1脚相位输出端，环路人锁时为高电
平，环路失锁时为低电平。

2脚相位比较器I的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

& 7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器U的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极。

PHASf PJLSES —
u
1b —Vno
PHASE COMP t OUT —
15
—EEKFR COMPARATORS —
u
—SlCmAIJN
4
VCO OiUT —
13
一PH«E COMPHUWT ■ - 512
iNHEir ——R2
f It
—一KI
i 14
Cl 8 ——OEMQDUlATOHOur
6
v ss -q
—VCliRI
四、实验内容:
1.掌握CD4046锁相环的工作原理，选取合适的参数设计一个锁相环
（1）根据实验原理和设计要求，设计如下的电路图：
设计要求：（1）输入信号：F=10KHz （ 2）V C C =10V （3）中心频率：10KHz
（4）锁定范围：1KHz
1OTK
JND
（2） 在面包板上连接电路。

（3） 用示波器观察锁相环输出的信号。

调整输入信号的频率，观察CD4046芯片 上1脚的电平变化：当1脚电平指示为“1”电平时，标志着进入锁定范围。

反 之为失锁。

（4） 记录锁定范围（带宽）。

（5） 讨论锁定范围和中心频率与设定值的误差
实验记录表格
最小锁存频率（f i ） 中心频率（f c ） 最大锁存频率（f h ） 带宽（B W ）
8.5kHz
9.8kHz 11.10kHz 2.6kHz
五、实验总结:
通过本次实验，我进一步学习和掌握 CMOSI 成芯片的特点。

了解了锁相环 的原理，能够使用CD4046锁相环进行基本应用设计。

通过实验，我学会如何选 取锁相环的元件和
mF
AIN prp BIN PCI VON INII
PC2
CA
R1
RZ
SF ZEN
元件参数的计算方法。