锁相环输出信号相位噪声噪声及杂散特性分析应用实践【摘要】本文详细地介绍了锁相环的鉴频鉴相器、分频器和输入参考信号的相位噪声对锁相环合成输出信号的近端相位噪声的具体贡献值。
并以CDMA 1X基站系统中800MHz的FS 单板的锁相环输出信号相位噪声指标进行理论计算。
为广大锁相环设计者提供理论计算方法的参考和实践设计的参考依据。
【关键词】锁相环设计，相位噪声一、术语和缩略语表格 1 术语和缩略语二、问题的提出锁相环工作原理图，由三部分组成：鉴相器（PFD）、环路滤波器（LPF）和压控晶体振荡器（VCXO），如图0-1所示。
图0-1锁相环原理框图锁相环输出信号指标主要有相位噪声、谐波抑制、杂散、输出功率、跳频时间。
在本文中以CDMA 1X基站系统中800MHz的FS单板应用为背景，在CDMA基站中不需要跳频，所以调频时间基本不做要求。
输出功率比较好控制，只要调整衰减网络就能保证。
锁相环输出信号的相位噪声、谐波抑制和杂散成为影响系统指标的主要因素，成为锁相环技术的关键指标项。
在锁相环设计中，相位噪声和杂散成为系统设计主要难点。
三、解决思路相位噪声分析相位噪声主要由VCO、鉴频鉴相器、分频器和输入参考信号的相位噪声这四部分引入。
环路滤波器对于由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声具有低通特性，对于VCO产生的相位噪声具有高通特性。
一般来说环路带宽内的相位噪声主要决定于由鉴频鉴相器、分频器和输入参考信号，环路带宽以外的相位噪声主要决定于VCO，在环路带宽周围，这四部分的噪声影响相当。
所以为了尽量降低输出信号的相位噪声环路滤波器的环路带宽的最佳点是由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声总和与VCO引入的相位噪声相同时的频率。
在实际运用中还礼滤波器的设计是非常重要的。
对于远端相位噪声如100KHz和1MHz处的一般远远高于环路带宽，其相位噪声主要决定于VCO，要保证其指标主要是选择良好的VCO。
而近端相位噪声如100Hz主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定，但如果还礼带宽取得很小的话如200Hz则VCO的影响也将非常之大。
而如果环路带宽远远大于1KHz如为6KHz 以上时1KHz处的相位噪声也将主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定。
下面就分别分析这三部分相位噪声。
由鉴相器引入的相位噪声由于鉴相器引入的相位噪声为：PD Phase Noise = ( 1 Hz Normalized Phase Noise Floor from Table )+ 10log( Comparison Frequency ) + 20log( N )现在FS板的中频环路采用的PLL芯片为NS的LMX2306，其相位噪声基底为-210dBc/Hz。
在CDMA 1X 基站系统800MHz的FS单板中采用的鉴相频率为30KHz，两个中频分别为69.99MHz和114.99MHz，由鉴相器产生的相位噪声为：69.99MHz：PD Phase Noise= -210+10log(30000)+20log(69990000/30000)= -97.9dBc/Hz 114.99MHz：PD Phase Noise= -210+10log(30000)+20log(114990000/30000)=-93.5dBc/Hz 射频本振范围为754~779MHz。
步进为30KHz，鉴相频率为240KHz。
对于779MHz 的本振由鉴相器引入的相位噪声为：PD Phase Noise= -210+10log(240000)+20log(779000000/240000)=-85.9dBc/Hz由分频器引入的相位噪声由分频器引入的相位噪声的计算公式入下：DIV Phase Noise = (Device Phase Noise Floor )+ 20log( N )PLL芯片中分频器的相位噪声在器件手册中并没有给出。
一般高频分频器的相位噪声基底约为-165dBc/Hz左右。
因此就假设分频器的相位噪声基底为-165dBc/Hz，于是得到分频器引起的相位噪声如下：69.99MHz的中频频率为：DIV Phase Noise= -165+20log(69990000/30000)= -97.6dBc/Hz114.99MHz的中频频率为：DIV Phase Noise= -165+20log(114990000/30000)= -93.3dBc/Hz779MHz的射频频率为：DIV Phase Noise= -165+20log(779000000/240000)= -94.7dBc/Hz由参考信号引入的相位噪声参考信号引起的相位噪声的计算公式如下REF Phase Noise = (REF’S Phase Noise )-20log（R）+ 20log( N )系统的参考信号都是由GPSTM模块提供的，GPSTM输出的参考信号的相位噪声为-130dBc/Hz@100Hz和-145dBc/Hz@1KHz。
最后参考信号通过FDM板到FS板，FDM板输出的参考信号的相位噪声为-120dBc/Hz@100Hz和-130dBc/Hz@1KHz。
在单板调试和测试时使用的参考信号12MHz的采用了OCXO的输出，10MHz的参考信号采用了VCO/PLL测试仪4352B的10MHz参考输出，其相位噪声应该比GPSTM差些应该接近FDM的输出。
这两个参考信号用4352B VCO/PLL测试仪测试出的相位噪声如下两图所示：其中图0-2为OCXO输出的相位噪声图，图0-3为VCO/PLL测试仪的10MHz参考输出相位噪声图。
图0-2用4352B测试出的OCXO的12MHz输出相位噪声图0-3用4352B测试出的其10MHz的参考输出相位噪声由上面两张图分析这两个输出的相位噪声在100Hz和1KHz射分别约为-80dBc/Hz和-105dBc/Hz，于刚才分析的分别约为-120dBc/Hz和-130dBc/Hz差别较大，这应该是由于测试仪器产生的，也就是说4352B VCO/PLL测试仪在100Hz和1KHz时基本只能测到-80dBc/Hz和-105dBc/Hz。
下面假定使用的参考信号的相位噪声就为上面提到的为-120dBc/Hz@100Hz和-130dBc/Hz@1KHz。
可以分析由于参考信号的相位噪声引起的最后输出的相位噪声。
69.99MHz的中频频率100Hz处为：REF Phase Noise = -120 - 20log(12000000/30000) + 20log(69990000/30000)= -104.6dBc/Hz69.99MHz的中频频率1KHz处为：REF Phase Noise = -130 - 20log(12000000/30000) + 20log(69990000/30000)= -114.6dBc/Hz114.99MHz的中频频率100Hz处为：REF Phase Noise = -120 - 20log(12000000/30000) + 20log(114990000/30000)= -100.3dBc/Hz114.99MHz的中频频率1KHz处为：REF Phase Noise = -130 - 20log(12000000/30000) + 20log(114990000/30000)= -110.3dBc/Hz779MHz的射频频率100Hz处为：REF Phase Noise = -120-20log(12000000/240000)+20log(779000000/240000)= -83.7dBc/Hz779MHz的射频频率1KHz处为：REF Phase Noise = -130-20log(12000000/240000)+20log(779000000/240000)= -93.7dBc/Hz近端相位噪声以上是分别分析了参考信号、分频器和鉴频鉴相器单独对输出信号相位噪声的影响，实际上的相位噪声是这三种噪声之和，加上VCO的相位噪声。
这里先不考虑VCO的相位噪声则可以分析出各频率点在100Hz和1KHz处的相位噪声。
Phase Nois=10log[10EXP(PD Phase Nois/10)+2* 10EXP(DIV Phase Nois/10) +10EXP(REF Phase Nois/10)] (4)69.99MHz的中频频率100Hz处为：Phase Noise= 10log[10EXP(-97.9/10)+2*10EXP(-97.6/10)+10EXP(-104.6/10)]=-92.6dBc/Hz69.99MHz的中频频率1KHz处为：Phase Noise= 10log[10EXP(-97.9/10)+2*10EXP(-97.6/10)+10EXP(-114.6/10)]=-92.9dBc/Hz114.99MHz的中频频率100Hz处为：Phase Noise= 10log[10EXP(-93.5/10)+2*10EXP(-93.3/10)+10EXP(-100.3/10)]=-88.3dBc/Hz114.99MHz的中频频率1KHz处为：Phase Noise= 10log[10EXP(-93.5/10)+2*10EXP(-93.3/10)+10EXP(-110.3/10)]=-88.6dBc/Hz779MHz的射频频率100Hz处为：Phase Noise= 10log[10EXP(-85.9/10)+2*10EXP(-94.7/10)+10EXP(-83.7/10)]=-81.2dBc/Hz779MHz的射频频率1KHz处为：Phase Noise= 10log[10EXP(-85.9/10)+2*10EXP(-94.7/10)+10EXP(-93.7/10)]=-84.3dBc/Hz上述计算结果是不考虑VCO的相位噪声和参考信号较好且为上述假设的值实际是要考虑VCO的相位噪声和参考会比以上假设的差的情况，所以实际上结果比上述计算值差2-3dB应该是正常的，如果差得很大则设计有问题需要修改，这个可以作为调试时的目标期望值，对电路调试具有指导意义。
而单板的指标是系统根据系统性能要求对单板提出的要求，其值应该是比以上的计算结果差比较多的，这样才可能有足够的余量留给开发和生产。
在开发是应该尽可能的达到以上的计算值，而不是仅仅满足系统指标要求，这样才有足够的余量留给生产。
在大批量生产生产过程中由于器件的离散性，有许多板的性能指标是无法达到开发样本的指标的。
如果开发样板的指标很接近系统要求指标将回在生产时有许多的板无法达到系统指标要求，在现有的FS板在生产中就有不少这样坏板，造成故障率较高。