输入 输出 功能 SHCP STCP OE MR DS Q7’ Qn × × L ↓ × L NC MR为低电平时仅仅影响移位寄存器 × ↑ L L × L L 空移位寄存器到输 出寄存器 × × H L × L Z 清空移位寄存器，并行输出为高阻状态 ↑ × L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器 状态 移入，例如，以前的状态6（内部Q6”）出现在串行输出位。 × ↑ L H × NC Qn’ 移位寄存器的内容到达保持寄存器并从并口输出 ↑ ↑ L H × Q6’ Qn’ 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄 存器并出。
}
//write 2 bytes to 6b595 void shift_b595_out2(uchar *dat, uchar count1 , uchar count2) {
SRCK =0;
RCK =0; data_tp =dat[count1]; for(i=0; i<16; i++) { if(data_tp&0x80) SER_IN =1; else SER_IN =0; data_tp <<=1; if(i==7) data_tp =dat[count2]; SRCK =1; _nop_(); _nop_(); SRCK= 0; }
于74HC595的输入输出电平兼容LSTTL,NMOS,CMOS电平，且具有较强 的输出负载能力，而被广泛地运用于MCU（微控制器）、MPU（微处 理器）的I/O口扩展。 74HC595在5V供电的时候能够达到30MHz的时钟速度，每个并行输出端 口均能承受20mA的灌电流和拉电流。这个特点保证了不用增加额外的 扩流电路即可轻松的驱动LED。它输入端允许500nS的上升（下降）时 间，对严重畸形的时钟脉冲仍能检测。这样就可以容纳较大的传输线对 地电容，使本设计的抗干扰能力增强。 74HC595并行输出端与LED模块列线之间通过20Ω的电阻连接，这里电 阻起到分压，去除红色LED的并联嵌位作用。使红绿两组LED均能正常 发光。 由于LED显示屏的工作电流时刻在变化，造成了系统电压的波动。这种 电压波动有高频成分，也有低频成分。轻则对周围无线电环境造成电磁 污染，重则使系统时钟紊乱，逻辑错误。为避免此，在每个74HC595的 电源VCC和GND旁边都并联了两个电容，用于滤波和退耦。稳定系统 电压，旁路掉电源中的高频脉动成份。消除自激，减小对外杂散电磁辐 射，提高EMI电磁兼容性。 74HC595的引脚及逻辑功能如图4.2
74HC595N，8 位移位寄存器，具有三态输出锁存 型号标识 / 参数 74HC595N型号标识及主要参数： 74HC595N 型号标识 74HC 产品系列 595 基本型号 N 封装类型，DIP 74HC595N 主要参数 电压 2.0～6.0 V 驱动电流 +/- 7.8 mA 传输延迟 16 ns@5V 逻辑电平 CMOS
RCK= 1; _nop_(); _nop_(); RCK= 0;
}
595一般作行选，还有列选的芯片吧？一般是138.
在点阵屏 中， 74HC595 的主要作用应该为： 1、驱动，CMOS的74HC595 驱动LED点阵屏没有问题； 2、串转并，非常节约资源，从而可以降低对处理器的GPIO的需求量，一般点阵屏都需要串转 并的IC 3、具有三态输出锁存 4、多个级联，可以很方便的用于更大的LED点阵屏驱动
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝ 输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压 [编辑本段]引脚说明
符号 引脚 描述 Q0…Q7 15， 1， 7 并行数据输出 GND 8 地 Q7’ 9 串行数据输出 MR 10 主复位（低电平） SHCP 11 移位寄存器时钟 输入 STCP 12 存储寄存器时钟输入 OE 13 输出有效（低电平） DS 14 串行数据输入 VCC 16 电源 [编辑本段]功能表
14
A
串行数据输入，数据从这个管脚移进内部的8位串 行移位寄存器
15
QA
16
VCC
锁存器输出，三态 电源正，2-6V DC
表4.1 74HC595的管脚功能描述
595貌似有很多功能的，点阵中用到的串行输入并行输出是其中的一个功能，是通过寄存器选折 的。在点阵中595用来做行的扫描，列扫描一般用译码器，74HC154或者138之类的。行扫描主 要处理字模，需要把整个字的字模都打入到595芯片，通过595来处理，通过子模各个位的移动 来实现要显示的字（该 情况用于动态的移动），静态直接就是把所有字模一次打入后直接显示
74HC595N封装信息：
类型：DIP 引脚：16 宽度：300 mil
74HC595 概述 74HC595是一款高速CMOS器件，74HC595引脚兼容低功耗肖特基TTL（LSTTL）系列。 74HC595遵循JEDEC标准no.7A。 74HC595是8阶串行移位寄存器，带有存储寄存器和三态输出。移位寄存器和存储寄存器分别采 用单独的时钟。 在SH_CP的上升沿，数据发生移位，而在ST_CP的上升沿，数据从每个寄存器中传送到存储寄 存器。如果两个时钟信号被绑定到一起，则移位寄存器将会一直领先存储寄存器一个时钟脉 冲。 移位寄存器带有一个串行输入（DS）端和一个串行标准输出（Q7'）端，用于级联。74HC595还 为移位寄存器的8个阶提供了异步的复位（低有效）。存储寄存器带有8个三态总线驱动输出， 当输出使能（OE）端为低时，存储寄存器中的数据可被正常输出。 74HC595 参数 74HC595 基本参数 电压 2.0～6.0V 驱动电流 +/-7.8 mA（并行输出） 传输延迟 16 ns@5V 74HC595 其他特性 最大频率 108 MHz 逻辑电平 CMOS 功耗考量 低功耗或电池供电应用 74HC595 封装与引脚 SO16, SSOP16, DIP16, TSSOP16
产品类型：通用类电路
产品型号：74HC595
产品型号: 74HC595
产品名称: 8位带有输出锁存功能的移位寄存器
产品概述:
74HC595是一款低噪声、低功耗、高速的COMS移位寄存器，能够驱动15个LSTTL的负载。该器件包含一个8位串行输入，并行输出的移位寄存器及带有三态输出控制 的8位D型存储器。移位寄存器和存储器分别由独立的时钟提供信号。移位寄存器内置直
一下。
刚做过一个595的驱动，就是串行转并行，配合时序SCK，RCK,DATA就可以了 void shift_b595_out1(uchar *dat, uchar count) { SRCK =0; RCK =0; data_tp =dat[count]; for(i=0; i<16; i++) { switch(i) { case 3: case 4: case 5: case 8: case 9: if(data_tp&0x80) // Ensure the effecient bit is the higher 5 bits. SER_IN =1; else SER_IN =0; data_tp <<=1; SRCK =1; _nop_(); _nop_(); SRCK= 0; break; default: SER_IN =0; SRCK =1; _nop_(); _nop_(); SRCK =0; break; } } RCK= 1; _nop_(); _nop_(); RCK= 0;
● 移位时钟频率：DC-30MHz
图4.2 74HC595管脚图
74HC595逻辑图
74HC595的管脚功能描述见表4.1：
管脚号 管脚名称 管脚功能描述
1
QB
锁存器输出，三态
2
QC
锁存器输出，三态
3
QD
锁存器输出，三态
4
QE
锁存器输出，三态
5
QF
锁存器输出，三态
6
QG
锁存器输出，三态
7
QH
锁存器输出，三态
8
GND
电源地
9
SQH
串行输出，用于级联。无三态输出功能
10
Reset
低电平有效，当此管脚上出现低电平时，将复位 内部的移位寄存器，但不影响8位锁存器的值
11
Shift Clk
移位寄存器时钟输入，上升沿将把A脚上的数据 移入内部寄存器
12
Latch Clk
锁存时钟输入，上升沿将把内部移位寄存器的值 锁存起来
13
Output Enable
低电平有效，将锁存器的输出映射到输出并行口 （QA-QH）上。当输入高电平时，高阻态，同时 本芯片的串行输出无效
串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复 位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时 （为低电平），存储寄பைடு நூலகம்器的数据输出到总线。 8位串行输入/输出或 者并行输出移位寄存器，具有高阻关断状态。三态。
[编辑本段]特点 8位串行输入 /8位串行或并行输出 存储状态寄存器，三种状态 输出
描述
74HC59574HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵 守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态 输出功能。 移位寄存器和存储器是分别的时钟。 数据在SHcp的上升沿 输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一 起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个
74HC595 特性 8位串行输入 8为串行或并行输出 存储寄存器带有三态输出 移位寄存器可直接清零 100 MHz（典型）移出频率 ESD保护 HBM EIA/JESD22-A114-A超过2000 V MM EIA/JESD22-A115-A超过200 V