设置扫描变量
ADE窗口中，点击“Tools”→“Paremetric Analysis” 在Paremetric Analysis窗口中，选择“Set up”→“Pick Name For Vareable” →“Sweep 1...” 在Paremetric Analysis Pick Sweep 1窗口中选择“res”作为变量
VDD
M1 M2 M3 VREF
I1+ I2
A ＋ － I1 I1
I1+ I2
•
VDD min VEB2 VDS
R2
R1
R2
R3
I2
N
1
I2
Q1
Q2
A CMOS Bandgap Reference with Sub-1-V Operation
曲率补偿带隙基准电路
•
I NL VEB 2 VEB 3 / R4
• • • •
基准电路的发展方向 PTAT带隙电压基准的设计 优化温度特性 实训
Lab1：PTAT带隙电压基准
• 指标
– VDD=3.3V/5V Vref =1.3V
M5 M6 M3 M4 VREF R2 M2 M9 Q2 Q3 M7 M8
PPM<20ppm/℃
VDD
• 要求
– 原理分析 – Spectre直流特性仿真
两种常用结构 • 先产生一个和绝对温度成正比（PTAT）的电流，再通过电 阻将该电流转变为电压，并与双极型晶体管的VBE相加，最 终获得和温度无关的基准电压 • 通过运算放大器完成VBE和ΔVBE的加权相加，在运算放大器 的输出端产生和温度无关的基准电压
内容
• 带隙电压基准的基本原理 • 常用带隙电压基准结构
温漂系数计算
计算公式： PPM
Vmax Vmin 106 (ppm/ ℃) Vaverage (Tmax Tmin )

Vmax Vmin 6 10（ ppm/ ℃） 125Vaverage
列表显示温度系数
点击制表按钮 ，在“Display Results”中选择Value，点击
高PSRR带隙基准电路
无电阻带隙基准
ΔVD = VD2 - VD1 VOUT = VD2 + AG ΔVD VOUT ≈ 1.12 V 9 mV 0 …70 oC • A = 1.5
•
• •
B=4
G=6 AD1/AD2 = 8
Ref.: Buck, JSSC Jan. 2002, 81-83
可编程带隙基准
“OK”，显示计算结果
当R2=445kΩ时，温漂系数最小，PPM=24.13ppm/℃ 视频 ：Calculator分析温漂系数
绘图显示温度系数
点击制图按钮 ，绘图显示温漂系数随R2电阻变化情况，
R2=445kΩ时出现最小值
内容
• 带隙电压基准的基本原理 • 常用带隙电压基准结构
– – PTAT带隙电压基准 运放输出电压基准
M0 R1
M1
• 实训一参考
Q1
Lab2：三支路基准电流源
• 指标
– VDD=5V Iref =30nA
VDD M5 I3 M6 M3 M4 M2 M1 IREF IOUT IREF M7
• 要求
– 原理分析 – Spectre直流特性仿真 – Spectre交流特性仿真
• 实训二参考
RS2
直流扫描 保存直流工作点
扫描温度
温度范围
开启
仿真结果输出
选择“VREF”端口为输出，开始仿真。
视频：带隙电压基准DC温度扫描
仿真结果分析
温度特性较差，正温度系数过小，这是由于R2/R1的比值过小所致
可通过调节R2/R1的比值来优化温度特性
内容
• 带隙电压基准的基本原理 • 常用带隙电压基准结构
双极晶体管比例设置
Q1，Q2，Q3的比例设置为 7：1：1
管子并联数
电阻设置
初始设置中M5，M6和M8设为相同的宽长比，因此M=1。 零温度系数条件为：
R 2 17.2 8.83 R 1 ln 7
令R1=26kΩ，则R2=230kΩ
阻值
设置仿真环境
基本库，晶体管，电阻，电容
设置仿真温度范围
当R2=445kΩ时，温度特性最好 视频：扫描电阻，优化温度特性
利用“Calculator”分析温度特性
在仿真结果图中点击“Tools”→“calculator”
缓存buffer 堆栈stack 函数 y**x + * / 功能 stackbuffer stack+buffer stack-buffer stack*buffer stack/buffer
射极电压的差值（ΔVBE）与绝对温度成正比 双极型晶体管构成了带隙电压基准的核心
负温度系数电压
· 双极型晶体管，其集电极电流（IC）与基极-发射极电压（VBE）关系为
IC I S exp(VBE VT )
VT kT q 。利用此公式推导得出VBE电压的温度系数为 其中，
VBE VBE (4 m)VT Eg q T T
– – PTAT带隙电压基准 运放输出电压基准
• • • •
基准电路的发展方向 PTAT带隙电压基准的设计 优化温度特性 实训
低输出电压带隙基准电路
• I1 VT ln N / R1 I 2 VEB 2 / R2 •
VREF I1 I 2 R3
R3 R2 VEB 2 VT ln N R2 R1
M0 R1
M1
内容
• 带隙电压基准的基本原理 • 常用带隙电压基准结构
– – PTAT带隙电压基准 运放输出电压基准
• • • •
基准电路的发展方向 PTAT带隙电压基准的设计 优化温度特性 实训
运放输出端产生基准电压
I C ,Q1 I C ,Q 2 VREF VX ,Y R1,2
R1
n
Q1
Q2
带隙电压基准电路
VDD
输出基准电压
M5
M6
M
VREF VBE ,Q3 M
R2 VT ln n R1
M8
I1
X

A1

I2
Y
I3
T=300K时的零温度系数条件
R1
R2
VREF
R2 17.2 M R1 ln n
n
Q1
Q2
Q3
电路实现
VDD M5 M6 M3 M4 VREF R2 M2 Q1 Q2 M9 Q3 M7 M8
VDD
VBE VBE1 VBE 2
nI I VT ln 0 VT ln 0 VT ln n I s1 Is2
因此，VBE的差值就表现出正温度系数
nI0 + ΔVBE I0
VBE k ln n 0 T q· 这个ຫໍສະໝຸດ 度系数与温度本身以及集电极电流无关。
Q1
Q2
实现零温度系数的基准电压
Q2
两种结构的性能比较
1.驱动能力 PTAT基准不能直接为后续电路提供电流，需要在带隙电压基准和后 续电路中加入缓冲器才能提供电流。 2.面积 运放输出基准需要使用3个电阻，并且在Q1和Q2的比值n较小的时候， 需要使用更大阻值的R1和R2。因此消耗更多的芯片面积。
内容
• 带隙电压基准的基本原理 • 常用带隙电压基准结构
M1
M2
M3
M4 I1+I2 +INL VREF
VT ln T / Tr / R4 •V I I I R REF 1 2 NL 3
T VT ln V ln N VEB 2 Tr T R1 R2 R4 R 3
(ln n)(0.087mV / C ) 1.5mV / C
即为
(ln n) 17.2
内容
• 带隙电压基准的基本原理 • 常用带隙电压基准结构
– – PTAT带隙电压基准 运放输出电压基准
• • • •
基准电路的发展方向 PTAT带隙电压基准的设计 优化温度特性 实训
常用带隙电压基准结构
设置扫描范围
设置“Sweep1”扫描范围为230~460kΩ “Total Steps”为“5”
选择窗口中的“Analysis”→“Start”，开始变量扫描
变量扫描结果分 析
当R2电阻为402kΩ时，温度系数为负 当R2电阻为460kΩ时，温度系数为正
缩小扫描范围，再次仿真
res扫描范围设置为402~460kΩ,再次扫描
m 1.5 ， Eg 1.12eV 其中，
是硅的带隙能量。当 VBE 750mV ，
VBE T 1.5mV C 。 T 300 K 时，
·VBE的温度系数本身就与温度有关
正温度系数电压
· 如果两个同样的晶体管（IS1= IS2= IS，IS为双极型晶体管饱和 电流）偏置的集电极电流分别为nI0和I0，并忽略它们的基极电流， 那么它们基极-发射极电压差值为
利用上面的正，负温度系数的电压，可以设计一个零温度系数的基准电压，有 以下关系：
VREF VBE (VT ln n)
VT T 0.087mV / C ，因此令 1 ，只 因为 VBE T 1.5mV / C ， 要满足上式 ，便可得到零温度系数的VREF。
内容
• 带隙电压基准的基本原理 • 常用带隙电压基准结构
– – PTAT带隙电压基准 运放输出电压基准
• • • •
基准电路的发展方向 PTAT带隙电压基准的设计 优化温度特性 实训