图6奇数显示
方案二
将显示译码管的低位端A接高电平，74LS160的输出端QA悬空，QB、QC、QD分别接入B、C、D，利用74LS160自身的十进制计数，就可实现奇数序列。
图7奇数显示(1)
分析
第二种方案的显示时间是第一种方案的两倍，在进行自然数显示到奇数
列显示的时间周期就不相等了。所以选择方案一。
3.4
74hc139功能
2线—4线译码器,M74HC139/74HC139用于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由系统译码器所引起的有效系统延迟可以忽略不计。HC139含有两个单独的2线—4线译码器,当赋能输入端G为高电平时,按二进制控制输入码从4个输出端中译出一个低电平输出。在解调器应用中,低电平有效的赋能输入端用作数据线。
真值表
INPUTS输入
OUTPUTS输出
SELECTED OUTPUT选定的输出
ENABLE启用
SELECT选择
Y0
Y1
Y2
Y3
G
B
A
H
X
X
H
H
H
H
NONE
L
L
L
L
H
H
H
Y0
L
L
H

L
H
H
Y1
L
H
L
H
H
L
H
Y2
L
H
H
H
H
H
L
Y3
输入信号来自74hc390当QA,QB为“0”，“0”时，这时译码器的输出端就只有Y0为0，接一个反相器然后再接产生自然序列的计数器的清零端;这样就可以实现只有自然序列输出的功能，同理当QA,QB为“0”,“1”时，这是译码器的输出端就只有Y1为0，接一个反相器然后再接产生奇数序列的计数器的清零端，这样就可以实现只有奇数序列输出的功能;当QA,QB为“1”,“0”时，这是译码器的输出端就只有Y2为0，接一个反相器然后再接产生偶数序列的计数器的清零端，这样就可以实现只有偶数序列输出的功能。
图2系统流程图
分析：设计一基于可自动产生输出控制序列，电路完全由自身控制，各电路间模块化，且电路结构简单，原理较设计一复杂，采用开关清零电路，用三个计数器进行计数各电路不会相互干扰，连线较少。
设计二与设计一相比，其优点在于：设计思想比较简单，元件种类使用少，且都较熟悉易于组装电路。缺点则是：中间单元电路连线过于繁多，容易出错。且可能出现线与线关系。要避免这些，则势必造成门电路使用过多。导致电路不稳定，抗干扰能力下降。
图1系统流程图
方案二分为六部分：第一部分由用555产生0.5s到2s的连续可调脉冲第二部分由160构成十进制计数器，第三部分将进位信号存入到移位寄存器中，由移位寄存器寄存一个“1”进行三次移位，第四部分由74ls42对十进制数进行译码,第五部分控制电路由移位寄存器的QA、QB、QC与译码器构组成逻辑门电路的控制信号，第六部分数码显示部分。
在不外加门电路路的情况下，可级联联成N位同步计数器。
对于54/74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。
（1）自然序列的显示
图5自然数列的现示
（2）奇数列显示
方案一
数码管的最低位A接高电平，将QA、QB、QC依次接到数码管的B、C、D端，再将74LS160计数器接为五进制计数器，显示即奇数序列。
【2】《数字电路实验—一体化教程》侯建军主编，清华大学出版社
【3】《数字电路逻辑设计》第二版，王毓银主编，高等教育出版社
【4】《电子设计自动化技术实用教程》薛鹏赛梁秀荣主编，中国矿业大学出版社
【5】《新型集成电路的应用――电子技术基础课程设计》，梁宗善主编，华中科技大学出版社
【6】《数字实用电路》，孙余凯项崎明吴鸣山主编，电子工业出版社
图10数据选择
3.5
开关接上拉电阻。由于74HC390需要做成四进制计数，且其为高电平清零，故将其清零信号端QC与开关清零端相或，再接入清零端CR。再将74HC139的使能端与开关清零端相连。
图11开关清零电路
3.6
数码管输入端接四个或门，从下到上的三个或门的输入分别接160的相应输出端的，例如最高位4的或门输入端接三个160的QD,QC,QC端，接3的或门接三个160的QC,QB,QB，接2的或门接三个160的QB,QA,QA，接1的或门接显示自然数的160的QA,其它两端接中间的反相器和接地。
图12数码显示
3.7
图13总体电路
4.
该图为脉冲信号和进位信号（接受160进位信号的4075的输出端）的波形。
图14十进制波形图
图15五进制逻辑图
分析仿真结果，发现总电路可以实现从自然数列、奇数数列、偶数数列的循环显示，而且数字之间的显示时间间隔也可以通过改变脉冲信号的频率来改变，使其在0.5s到2s范围内连续可调。且当清零开关断开状态时电路总是在自然数列进行循环。所以总的来说电路的功能能够满足设计要求。
6
元件清单
元件名
功能
数量
74ls160
十进制计数器
3
74hc393
二进制计数器
1
74hc139
2-4选择器
1
DCD-HEX
数码管
1
74ls04
反相器
3
74ls08
与门
3
74ls00
与非门
2
74ls32
或门
1
C
电容
2
R1
电阻
3
4075
三输入或门
5
555
定时器
1
SPST
单刀单置开关
1
7
【1】《数字电子技术基础》第四版，阉石主编，高等教育出版社
图4555输出波形
3.2
用74ls160完成十进制，两个五进制，计数器。
工作原理160为十进制计数器，直接清零。下表是74LS160的主要电器特性异步清零端/MR1为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。160的预置是同步的。当置入控制器/PE为低电平时，在CP上升上升沿作用下，输出端Q0-Q3与数据输入端P0-P3一致。对于54/74160，当CP由低至高跳变或跳变前，如果计数器控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。160的计数是同步的，靠CP同时加在四个触发器上而实现的。当CEP、CET均为高电平时，在CP上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74LS160的CEP、CET跳变与CP无关。160有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。
1
1.1简要说明
利用控制电路可使彩灯按一定规律不断改变状态，不仅可获得良好的观赏效果，而且可以省电。
1.2
（1）以LED数码管作为控制器的显示器件，他能自动地依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列）和0、2、4、6、8（偶数列），然后又依次显示出自然数列、奇数列和偶数列，如此周而复始，不断循环。
所以，综合来说采用设计一的方案。
3.
3.1 555
555产生0.5s到2s的连续可调脉冲，用它组成的多谐振荡器。
原理图如下
LS
图3555组成的多谐振荡电路
参数计算
频率公式
占空比公式
根据输出频率的周期的大小在0.5～2.0s之间可以连续地变化。那么555多谐振荡电路所产生的频率大小应该在1～4 HZ之间变化，占空比为50%。才可以使输出的数屏显示间隔满足条件。因而我可以求得在电容C=10uf的情况下，可以根据频率范围求得R1=10KΩ，R2可以在13K～65KΩ的范围内改变，这样就可以改变输出方波的频率了。
通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。
学会简单电路的实验调试和性能指标的测试方法，提高分析能力和进行数字电子电路实验的基本技能。
2.
方案一分为六部分：第一部分用555产生0.5s到2s的连续可调脉冲，第二部分用74ls160进行十进制、两个五进制脉冲计数器，第三部分对160的进位脉冲进行计数并实现三进制循环，第四部分2-4选择器进行选择，第五部分开关清零电路，第六部分数码管显示。
（3）偶数显示
数码管的最低位A接地，将QA、QB、QC依次接到数码管的B、C、D端，再将74LS160计数器接为五进制计数器，显示即偶数序列。
图8偶数显示
3.3
74ls393对160进位信号进行计数，由“0000”“0001”“0010”循环计数，给74hc139控制信号
图9三进制循环计数
74hc393功能说明：
5.
这是我第一次做课程设计，刚接到题目是感觉不是很难，但到实际设计中却困难重重。因为之前有老师的提示有了点思路，所以首先是去图书馆查找相关的资料，认真分析电路的功能是如何实现的，首先确定总的电路的工作原理，以及各电路组成部分，功能该如何实现，如何将各电路进行连接，画出电路框图，及原理图。
这次设计需要用到multisim7进行仿真，因为之前对该软件应用的不是很充分所以在电路仿真的时候遇到了很多困难，有的元器件例如74ls390在multisim7中找不到就得用其它器件如74ls393来代替进行三进制的加计数。最让我头疼的是这个软件装在我的电脑上不稳定，有好几次画好的图都没有保存上结果就得从头画。在电路仿真中加深了对multisim7的了解及应用，进一步掌握了该软件的具体的仿真方法。同时在遇到问题和解决问题的过程中也锻炼了自己的分析解决问题的能力。