目录第一章绪论1．1 课题研究背景 (2)1．2 课题方案讨论 (2)1．3 课题研究内容 (6)第二章抢答器的系统概述2．1 抢答器的主要功能简介 (6)2．1 抢答器的工作原理简介 (6)2．3 抢答器的系统需求分析 (7)2．4 抢答器的工作流程 (7)第三章选定设计方案的单元电路相关分析3．1 74LS175集成芯片的电路分析 (9)3．2 74LS20集成芯片的电路分析 (11)3．3 74LS00集成芯片的电路分析 (12)3．4 555集成芯片的电路分析 (13)3．5 元件清单 (14)第四章抢答器的电路设计图4．1 工作原理图 (17)4．2 面包板接线图 (17)4．3 电路成品图书馆 (17)第五章心得体会 (18)一、绪论1.课题研究背景随着我国经济和文化事业的发展，在这个竞争激烈的社会中，知识竞赛、评选优胜，选拔人才之类的活动愈加频繁。

在很多竞争场要求有快速公正的竞争裁决，例如：证劵、股票交易及各种智力竞赛等。

在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。

但是、在竞赛中往往是多个选手一起，分为几个小组参加比赛，针对主持人提出的问题各竞赛小组进行抢答，而抢答环节就要有一种逻辑电路抢答器作为裁判员功能、实现其比赛公平、公正的规则。

智能抢答器是一种应用十分广泛的设备，在各种竞赛、抢答场合中，它都能客观、迅速地判别出最先获得发言权的选手。

早期的抢答器只是由几个三极管、可控硅、发光管等器件组成的，能通过发光管的指示辩认出选手号码。

现在大多数智能抢答器都由单片机或数字集成电路构成的，并且新增了许多功能，如选手号码显示，抢按前或抢按后的计时，选手得分显示等功能。

随着科技的发展，现在的抢答器向着数字化、智能化的方向发展，这就必然提高了智能抢答器的制造成本。

鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器肯定很有市场。

.课题方案讨论四路数字抢答器电路包括抢答，编码，优先，锁存，数显，复位及报警电路。

根据本次设计要求，我们先后设计出七种方案。

方案一：继电器抢答器。

继电器实现四人抢答器设计，其电路要求相关方面知识过于简单、方案简而易行，方案电路中存在许多不足，而且成本相对于TTL与COMS相比成本较高，总体体积较大。

方案二：模电抢答器。

模电实现四人抢答器设计，成本过高，控制起来与精确度不高，电路存在操作上的弊端。

（如图1-1 所示）图1-1 模拟电路抢答器方案三：CMOS抢答器。

CMOS是金属-氧化物-半导体结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。

由 MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为 CMOS-IC。

CMOS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。

这种效应就是锁定效应。

当产生锁定效应时，CMOS的内部电流能达到40mA以上，很容易烧毁芯片。

CMOS 器件不用的输入端必须连到高电平或低电平, 这是因为CMOS 是高输入阻抗器件, 理想状态是没有输入电流的. 如果不用的输入引脚悬空, 很容易感应到干扰信号, 影响芯片的逻辑运行, 甚至静电积累永久性的击穿这个输入端, 造成芯片失效.(如图1-1所示)图1-1 CMOS 抢答器电路图方案四：TTL与非门抢答器。

TTL电路是晶体管-晶体管逻辑电路的英文缩写（Transister-Transister-Logic ），是数字集成电路的一大门类。

它采用双极型工艺制造，、具有高速度低功耗和品种多等特点。

TTL电路是电流控制器件，而CMOS电路是电压控制器件。

TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。

CMOS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。

TTL数字电路实现四人抢答器设计针对性强、兼顾实用、可靠性高，经济成本合理；可以发挥个人设计思路、检验我们数字电路所学知识的掌握能力，锻炼、提高我们的设计动手能力，但是相比方案七实现四人抢答器设计在操作、实施、成本方面都略为逊色。

图1-2 TTL 抢答器电路图方案五：PLC抢答器。

PLC可以实现四人抢答器设计，容易操作、稳定性高、编程简单，而且我们也学习过相关方面的PLC知识、但是PLC费用较高。

方案六：单片机抢答。

单片机也可以实现四人抢答器设计，但是单片机相关方面知识我们并未学习、编程难度较大，而且单片机费用也较高。

方案七：本次设计选定方案。

综上所述：采用数字电路实现四人抢答器，针对性强、兼顾实用、可靠性高，经济成本合理；可以发挥个人设计思路、检验我们数字电路所学知识的掌握能力，锻炼、提高我们的设计动手能力，故舍去其他方案、选用方案七。

3．课题研究内容四路智能抢答器是采用了集成芯片来实现功能要求的，在抢答过程中，每个选手都有一个抢答按钮。

在主持人按下复位键宣布抢答开始的时候，选手就开始进行抢答，在指定时间内选手进行抢答，数码显示屏上会显示最先抢答选手的编号。

如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的编号，扬声器持续发生。

主持人可按复位键，新一轮抢答开始。

二、抢答器的系统概述1．抢答器的主要功能简介四路智能抢答器的主要功能有如下三点：1. 可同时供4名选手参加比赛，其相应的编码分别是1、2、3、4各用一个抢答按钮，按钮的编号与选手的编号相对应。

2.给主持人设置一个控制开关，用来控制系统的清零（实现光显清零）和抢答的开始。

3.抢答器具有数据锁存和显示的功能。

抢答开始后，若有选手按动抢答按钮，编号立即锁存，选手对应二极管点亮，同时扬声器给出音响提示。

2．抢答器的工作原理简介如图1-4所示为抢答器的结构框图。

电路完成了基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。

而报警电路则是起到提示作用。

其工作原理为：接通电源后，当主持人按下复位键，宣布"开始"抢答器工作。

选手即可开始抢答，当选手按下抢答键后，抢答器完成：编码、优先锁存、译码、数码显示。

当一轮抢答之后，只有主持人按下复位键，才能进行下一轮抢答，否则抢答无效。

图1-4 结构框图3．抢答器的系统需求分析1、在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效。

2、可以显示是哪位选手有效抢答，正确按键后有讯响声。

3、按键锁定，在有效状态下，按键无效非法。

4、只有主持人按下复位键，下一轮抢答才能开始进行。

4．抢答器的工作流程抢答器的基本工作原理:在上电之后，系统开始运行，在抢答过程中，会有多个信号同时或不同时送入主电路中，抢答器内部电路开始工作，并识别、记录第一个号码。

在整个抢答器工作过程中，编码电路、优先\锁存\译码电路、显示电路、报警电路都会运行。

抢答器的工作流程分为正常抢答流程、主持人复位等几部分，如图1-2所示（即工作流程图）。

1、开始上电之后，主持人按复位键，抢答开始。

如有选手按下抢答键，报警电路会发出讯响声，并且数码显示电路上会显示成功抢答的选手的编号。

2、当有选手抢答成功之后，系统就进行了优先锁存，其他抢答选手抢答无效。

3、如果主持人未按下复位键，而有人按了抢答按键，此次抢答无效，只有当主持人按下了复位键，选手才能进行顺利抢答。

总而言之，本课题利用简单逻辑数字电路设计了智能抢答器，该抢答器具有基本的强大功能，提高了系统的可靠性、简化了电路结构、节约了成本。

三、选定抢答器设计方案的单元电路相关分析四路智能抢答器主要由数字编码电路、译码\优先\锁存驱动电路、光显电路和报警电路组成。

现简单介绍四路智能抢答器设计中的各单元电路的设计的情况。

1．74LS175的逻辑引脚图与功能表如下：图1-6 74LS175的逻辑引脚图1.CP时钟输入端（上升沿有效）2.CR清除端（低电平有效）3.1D—4D数据输入端4.1Q—4Q输出端5.1Q—4Q互补输入端6.GND接地端7.VCC接电源端74LS175是一个单向正沿触发的四D 触发器、互补输出，有公用的时钟和公用的清零。

时钟的触发产生于特定的电压电平上，同脉冲的正跃变时间无直接关系。

当CP引脚输入上升沿时，1D-4D 被锁存到输出端（1Q-4Q）。

不管时钟输入的电平是高或是低，D 输入信号不影响输出。

电路通电后，按下复位按键S，1Q、Q2、Q3、Q4输出高电平，电路进入准备状态。

这时，假设有按键A被按下，4D的输出将由低变成高电平，使4Q输出为高电平经过或门U3A 驱动数码管使数码管显示1（选手A的编号），同时使4Q(4Q非)输出为低电平经过与门U4A输出低电平，此低电平与时钟脉冲经过与非门U2A形成一个上升沿作为74LS175 CLK的输入。

因为74LS175是下降沿触发的，故按下除复位之外的任何的按键都将不会发生电路状态的变化，即输入被锁定。

达到了既定的功能目标。

表4 74LS175功能表2．LS20的逻辑引脚图与功能表如下：图1-7 74LS20的逻辑引脚图1.第一组：1A、2B、1C、1D输入1Y输出2.第二组：2A、2B、2C、2D输入2Y输出3.NC空脚4.GND接地端5.VCC接电源端74LS20是一个双4输人与非门，即在一个集成块内含有两个互相独立的与非门,每个与非门有4个输入端。

74LS20在本电路中只运用了一个输出和四输入，其它端子未能全总使用，根据闲置输入端的要求连接，以不改变电路逻辑状态及工作稳定的原则，若输入端口为“与”逻辑关系时，多余的输入端可以悬空（但不能带开路长线）通过个1—10KΩ的电阻接电源正极，在前级驱动能力允许时，也可以并接到一个已被使用的高输入端上。

对于与非闹中不能使用的与门，该与门至少一有一个输入端接地。

输出端不允许直接电源或直接接地，否则可能使输出级的管子因电流过大而损坏，输出端可通过上拉电阻与电源正极相连，使输出高电平提升。

3．74LS00的逻辑引脚图与功能表如下：图1-8 74LS00的逻辑引脚图1.1A－4A2.1B－4B 输入端3.1Y－4Y 输出端4.GND接地端5.VCC接电源端74LS00是两输入四与非门集成电路。

当输入端中有一个或一个以上输入低电平时，输出端为高电平；当输入全部为高电平时，输入为低电平。

显然、与非门是“与”逻辑的非运算，即“有0出1，全1出0”74LS00在本设计中充分发挥与非门的作用，将上一级的输入信号传入到一级，真正运用与非门“有0出1，全1出0”，为本设计提供方便。

4．555的逻辑引脚图与其内部结构图如下：图1-9 555的逻辑引脚图图2-1 555内部结构示意图555定时器是一咱模拟和数字功能相结合的中规模集成器件。

555定时器成本低、性能可靠，只需外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。