电子技术
课程设计
院系：汽车学院
班级：汽车运用工程
学号：2202070332
指导老师：李民
姓名：文雨佳
四位二进制加法器
一技术要求:
（1）四位二进制加数与被加数输入
（2）二位数码管显示
二摘要：
此设计的是简单的四位二进制加法器，在计算机中，其加、减、乘、除运算都是分解成加法运算进行的。

此次设计选择超前进位二进制并行加法器T693，在译码器上选择五输入八输出的译码器，要用二位数码管显示，需要采用七段显示译码器。

本次设计采用的是共阴极数码管所以选择74ls248（74ls48）译码器三总体设计方案论证与选择：
设计四位二进制加法器，可以选择串行二进制并行加法器，但为了提高加法器的运算速度，所以应尽量减少或除去由于进位信号逐级传递所花费的时间，使各位的进位直接由加数和被加数来决定，而无须依赖低位进位，因而我们选择超前进位二进制并行加法器。

加法器选择：超前进位二进制并行加法器
设一个n位的加法器的第i位输入为ai、bi、ci，输出si和ci+1，其中ci是低位来的进位，ci+1（i=n-1，n-2，…，1，0）是向高位
的进位，c0是整个加法器的进位输入，而cn是整个加法器的进位输出。

则和si=ai i i+ ibi i+ i ici+aibici (1)
进位ci＋1=aibi+aici+bici (2)
令gi=aibi，(3)
pi=ai+bi, (4)
则ci＋1= gi+pici (5)
只要aibi=1，就会产生向i+1位的进位，称g为进位产生函数；同样，只要ai+bi=1，就会把ci传递到i+1位，所以称p为进位传递函数。

把(5)式展开，得到
ci+1= gi+ pigi-1+pipi-1gi-2+…+ pipi-1…p1g0+ pipi-1…p0c0 (6) 随着位数的增加(6)式会加长，但总保持三个逻辑级的深度，因此形成进位的延迟是与位数无关的常数。

一旦进位（c1~cn-1）算出以后，和也就可由（1）式得出。

使用上述公式来并行产生所有进位的加法器就是超前进位加法器。

产生gi和pi需要一级门延迟，ci 需要两级，si需要两级，总共需要五级门延迟。

与串联加法器（一般要2n级门延迟）相比，（特别是n比较大的时候）超前进位加法器的延迟时间大大缩短了。

四设计方案的原理框图、总体电路图、接线图及说明
总体原理图
总体接线图
五单元电路设计、主要元器件选择与电路参数计算（1）加法器
本次设计采用的是四位二进制超前并行加法器，选用的是T693型号
T693逻辑符号
T693主要参数:
A4、A3、A2、A1二进制被加数；B4、B3、B2、B1二进制加数；F4、F3、F2、F1相加产生的和数；C0来自低位的进位输入；FC4向高位的进位输出。

T693说明：
有两组数据输入端A1、A2、A3、A4,B1、B2、B3、B4和进位信号输入端C0，求和信号、进位信号分别由B4、B3、B2、B1及C1输出，图中输入端A1、A2、A3、A4分别接一逻辑开关，输入端B4、B3、B2、B1分别另接4个逻辑开关。

C0接一逻辑开关。

（2）译码器设计
十进制数
输入输出
C1 4 S3 S2 S1 Y4 Y3 Y2 Y1 X4 X3 X2 X1
0 1 2 3 4 5 6 7 8 9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30 0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
七段显示译码器
74LS48 是BCD 码到七段码的显示译码器，它可以直接驱动共阴极数码管。

它的管脚图如图
图 74LS48的引脚排列
它的功能表为：
74LS248（48）共阴极接法：图中ABCD 是8421BCD 码的输入信号，a 、b 、c 、d 、e 、f 、g 是七段显示译码输出信号，LT ，RBI ，BI 为控制端，灯测试输出端LT ：当LT=0，BI=1时无论A B C D 为何种状态，a 、b 、c 、d 、e 、f 、g 状态均为1，数码管七段全亮，显示“8”字形，用以检查七段显示器是否正常工作。

灭零输入端RBI ：当RBI=0时，且LI=1，BI=0时，若A B C D 的状态均为0，则所有光段均灭。

在数字显示中用以熄灭不必要的0，灭灯输入/灭零输出端BI ：BI=0时，无论LI 、RBI 及数码管输入A 、B 、C 、D 状态如何，输出a 、b 、c 、d 、e 、f 、g 均为0七段全灭，不显示数字，当BI=1时显示译码器正常工作。

数码管：
一个LED 数码管可用来显示一位0~9十进制数和一个小数点。

小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2~2.5V ，每个发光二极管的点亮电流在5~10mA 。

材料清单：T693集成块一块、中间译码器一个、2个74Ls248集成块、14*510欧的电阻，2个数码管。

六收获与体会：
通过此次课程设计，以及在网上浏览等对电子课上学的知识有了更深的认识，知道了串行并行加法器，了解了译码器的分类，此次课程设计对于我
学习能力有很大提高，这里所说的学习能力包括获取资料的能力、理解前人
思路，等等、除了这些还有利于团队精神的培养，我们互相交流，互相学习，逆境时互相鼓励共度难关，共同完成这项任务。

当然不能仅仅依靠团队，需要自己认真学习，努力思考，这样才能学到更多的东西。

七参考文献：
百度搜索：
/i?ct=503316480&z=0&tn=baiduimagedetail&word=T693%BC%D3%B7 %A8%C6%F7%CD%BC&in=6809&cl=2&cm=1&sc=0&lm=-1&pn=0&rn=1&di=407151892&l n=1&fr=
/hust/html/kjys/shuzi/szljjy7-1-1.htm
http://202.201.48.18/jpkc/2006/szdzjs/shijian/shiyan4.htm
/newjpkt/kejian/07szljdl/xinshiyanshu/3.doc
《电子技术》李春茂主编科学技术文献出版社
《数字逻辑（第三版）》数字逻辑（第三版）欧阳星明主编华中科技大学出版社
《数字电路》北方交通大学池淑清主编
《数字逻辑电路》中国科技大学出版社皇甫正贤主编。