6
Cache的组成和工作原理

Cache中内容的放置常使用的方法有 全相联映像、直接映像和组相联映像方式。 目前新的ARM建构处理器大多采用分块的 全相联结构，而ARM7采用的是4路组相联 的8KB指令/数据Cache。
7
（2）ROM 存储器简介
FlashROM存储器是非易失性存储器。FlashROM存 储器可在线进行电写入、电擦除，并且掉电后信息不 丢失的ROM存储器。具有低功耗、大容量、擦写快、可 整片或分扇区在系统编程、擦除等特点。 FlashROM可由内部嵌入的算法完成对芯片的操作， 因而在各种嵌入式系统中得到了广泛的应用，通常用 于存放程序代码、常量表，以及一些在系统掉电后需 要保存的用户数据等。
9
（3）SDRAM存储器简介

SDRAM不具有掉电保持数据的特点，但 其存取速度高于Flash存储器，且具有读写 的属性，因此SDRAM在系统中主要用作程序 的运行空间，数据及堆栈区。当系统启动时， CPU首先从复位地址0x0h处读取代码，在完 成系统初始化后，程序代码一般调入SDRAM 中运行，以提高系统的运行速度，同时系统 及用户堆栈、运行数据也都放在SDRAM中。

ROM：只读存储器 Flash ROM：闪速只读存储器
5
（1）高速缓存（Cache）
高速缓存是一种小型、快速的存储器，它 保存部分主存内容的拷贝, 减少访问主存储器的 所花的访问时间。 如在ARM9中使用的指令ICache和数据D-Cache。
数据
高 速 缓 存 控 制 器
CACHE
CPU
主存
数据 地址

8
FlashROM媒质存储器的构成主要采用两种技术， NAND结构和NOR结构形式。 Nor flash存储器：读速度高，而擦、写速度低， 容量小，价格高。 Nand flash存储器：读速度不如Nor flash，而 擦、写速度高，容量大，价格低。有取代磁盘的趋 势。NAND结构形式内部存储单元的构成是采用串行 工作方式进行工作的，它是按顺序读写存储单元的 内容，非常适合于大容量的数据或文件的串行读 /写， 一般容量可达上百兆字节。我们日常使用的U盘和SD 卡都采用这种结构的Flash存储器。

15
2.5 嵌入式系统输入输出接口和设备

典型嵌入式系统I/O设备包括：
watchdog定时器 键盘 显示 触摸屏


典型嵌入式系统I/O接口：
并口 串口 USB

16
I/O devices
17
Watchdog定时器
看门狗定时器是一个被系统定时器按周期设置 的定时器 如果watchdog没有被设置，将产生一个重启/中 断信号

47
USB结构
通用串行总线（Universal Serial Bus）是 一个外部总线标准，用于规范计算机与外 部设备的连接和通讯。USB接口支持设备 的即插即用和热插拔功能。USB接口可用 于连接多达127种外设，如鼠标、调制解 调器和键盘等。 USB2.0规范的传输速率达到了480Mbps， 折算为MB为60MB/s，足以满足大多数外 设的速率要求。
第二章 嵌入式系统的硬件基本知识
1
主要内容

嵌入式系统硬件基本组成
嵌入式微处理器 嵌入式系统总线 嵌入式存储系统 嵌入式系统输入输出接口和设备
2
2.4 嵌入式存储系统
1.存储系统简介 2. 存储系统组成 （1）高速缓存 （2）ROM存储器简介 （3）SDRAM存储器简介

3
1. 存储器系统简介

48
USB通用接口芯片：CH375在单片 机读写U盘中的电路原理图
49
USB插头结构
USB A型公口
Mini B型4Pin
50

interrupt
host CPU
reset
watchdog timer
18
键盘

键盘结构常有两种形式：线性键盘和矩阵键 盘
4*6矩阵键盘
19
显示设备

LCD
25
26
触摸屏
电阻式触摸屏
27
触摸屏
28
29
电容式触摸屏
30
接口技术
34
35
36
串口
RS232C 接口采用负逻辑，与CMOS、TTL 电 路的相连需要专用集成电路进行电平转换 RS485 采用差分接收和驱动，提高抗共模干扰 驱动能力
12
大部分的SDRAM 芯片由4 个Bank组成，芯片上 的BA0 与BA1 信号，就是 用来区分这4 个Bank的。
L-Bank存储阵列示意图
13
例：ours-pxa270-EP SDRAM 和FLASH
14
SDRAM的BA地址线是其内部Bank的地址线， 代表了SDRAM内存的最高位。在图中的双片 SDRAM总大小是64M（每片sdram芯片 4M×16b×4Bank，即32MB），需要A25-A0 引脚来寻址，需注意的是SDRAM内存行地址和 列地址是复用的，所以地址线的数目一般少于 26条，故芯片上只提供了13根地址线。BA1BA0连接到了A24-A23引脚上。 并不是CPU_D(n)一定连接到SDRAM_D(n)上边

37
嵌入式开发板和PC机的通讯电缆可以按照 如图所示的方式连接。
பைடு நூலகம்
RS-232 串行接口 2 3 PC 5
RS-232 串行接口 2 3 5 嵌入式 开发板
39
嵌入式开发板与PC机的串行通讯
由于RS232C标准所定的高低电平与嵌入 式系统所用的LVTTL定义的高低信号完全不 同，LVTTL的标准所定义逻辑1对应2V～ 3.3V电平，逻辑0对应0V～0.4V电平，而RS －232C标准采用负逻辑方式，逻辑1对应3V～-15V电平，逻辑0对应+3V～+15V电平， 显然两者之间要进行通信必须经过信号电 平的转换，常使用的电平转换电路为 MAX3232。


42
43
参数设置
比特率：控制数据传输速度。即对波 特率进行选择控制。 数据位：5，7，8位 停止位：1位、2位

44
流控制
.流控制在串行通讯中的作用 解决丢失数据的问题 .硬件流控制 硬件流控制常用的有RTS/CTS（请求发送/清除发送） 流控制和DTR/DSR（数据终端就绪/数据设置就绪） 流控制 .软件流控制 一般通过XON/XOFF来实现软件流控制。

嵌入式系统的存储结构
嵌入式 微处理器 Cache
主存： Nor Flash、SRAM、 DRAM等
片内 RAM和 ROM
外存： NandFlash、DOC、 CF、SD、MMC等
4

RAM：随机存取存储器，
SRAM：静态随机存储器 DRAM：动态随机存储器 （1）SRAM比DRAM存取速度快 （2）SRAM比DRAM耗电多 （3）DRAM存储密度比SRAM高 （4）DRAM需要周期性的刷新
45

校验位：进行错误检测。在发送时自动生 成奇偶校验或其他校验码。在接收时，检 查字符的奇偶校验或其他校验码，确定是 否发生传输错误。
46
奇偶校验
奇校验：就是让原有数据序列中（包括你要加 上的一位）1的个数为奇数 1000110（0）你必须添0这样原来有3个1已经 是奇数了所以你添上0之后1的个数还是奇数个。 偶校验：就是让原有数据序列中（包括你要加 上的一位）1的个数为偶数 1000110（1）你就必须加1了这样原来有3个1 要想1的个数为偶数就只能添1了。
40
例：ours-pxa270-EP 串行接口
41

串行接口是非常基本的电路，在嵌入式系统是必不可少的。大多数 情况下，嵌入式CPU的串口0 会作为CPU的一个终端，为用户与 CPU交互提供基本的输入输出信息。当CPU运行BOOT代码时，通 常只有这个终端起作用； 串口0终端的交互方式是命令行的模式，在BOOT阶段，支持简单 的BOOT 命令，比如help, tftp等；在LINUX 环境下，支持最常用 的LINUX 命令，如cd, ls, cp等等。 串行接口采用DB9 桶型接头，外部使用直通线，要求直通线一头 针型，一头桶型，连接宿主机。