综合性实验
数字电路实验
实验六多功能数字钟的设计
一、实验目的
1．掌握常见进制计数器的设计。

2．掌握秒脉冲信号的产生方法。

3．复习并掌握译码显示的原理。

4．熟悉整个数字钟的工作原理。

5．熟悉使用Multisim进行模拟仿真。

二、实验原理
本实验要实现的数字钟的功能是：
○1准确计时，以数字形式显示时、分、秒的时间；
○2小时计时的要求为“12翻1”，分与秒的计时要求为60进制；
○3具有校时功能；
○4模仿广播电台整点报时（前四响为低音，最后一响为高音）。

数字钟一般由晶振、分频器、计时器、译码器、显示器和校时电路等组成，其原理框图如下：
图6-1数字钟的原理框图
该电路的工作原理为：
由晶振产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。

秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”的规律计数，到小时计数器也计满后，系统自动复位重新开始计数。

计数器的输出经译码电路后送到显示器显示。

计时出现误差时可以用校时电路进行校时。

整点报时电路在每小时的最后50秒开始报时（奇数秒时）直至下一小时开始，其中前4响为低音，最后一响为高音。

分别为51秒，53秒，55秒，57秒发低音，第59秒发高音，高音低音均持续1秒。

1．晶体振荡器
晶体振荡器是数字钟的核心。

振荡器的稳定度和频率的精确度决定了数字钟计时的准确程度，通常采用石英晶体构成振荡器电路。

一般说来，振荡器的频率越高，计时的精度也就越高。

在此实验中，采用的是信号源单元提供的1HZ秒脉冲，它同样是采用晶体分频得到的。

2．分频器
因为石英晶体的频率很高，要得到秒信号需要用到分频电路。

由晶振得到的频率经过频器分频后，得到1Hz的秒脉冲信号、500Hz的低音信号和1000Hz的高音信号。

3．秒计时电路
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。

其中，“秒”十位是六进制，“秒”个位是十进制。

图6-2秒计时电路图
4．分计时电路
“分”计数器电路也是六十进制，可采用与“秒”计数器完全相同的结构，用一片74LS90和一片74LS92构成。

5．小时计时电路
图6-3小时计时电路图
“12翻1”小时计数器是按照“01——02——03——……——11——12——01——02——……”规律计数的，这与日常生活中的计时规律相同。

在此实验中，小时的个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连组成“12翻1”小时计数器。

计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1；二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0。

第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。

6．译码显示电路
译码电路的功能是将“秒”、“分”、“时”计数器中每个计数器的输出状态（8421码），翻译成七段数码管能显示十进制数所要求的电信号，然后再经数码管把相应的数字显示出来。

译码器采用74LS248译码/驱动器。

显示器采用七段共阴极数码管。

7．校时电路
当数字钟走时出现误差时，需要校正时间。

校时控制电路实现对“秒”、“分”、“时”的校准。

在此给出分钟的校时电路，小时的校时电路与它相似，不同的是进位位。

图6-4校时电路图
8．整点报时电路
图6-5整点报时电路图
当“分”“秒”计数器计时到59分50秒时，“分”十位的01014444Q
Q Q Q D C B A =，“分”个位的10013333Q Q Q Q D C B A =，“秒”十位的01012222
Q Q Q Q D C B A =，“秒”个位的00001111
Q Q Q Q D C B A =，由此可见，从59分50秒到59分59秒之间，只有“秒”个位计数，而4433221C A D A C A Q Q Q Q Q Q ======，将它们相与，即：443322C A D A C A C Q Q Q Q Q Q =，每小时最后十秒钟1C =。

在51、53、55、57秒时，“秒”个位的11A Q =，10D Q =；在59秒时，“秒”个位的11A Q =，11D Q =。

将C ，1A Q ，1D Q 相与，让500Hz 的信号通过，将C ，1A Q ，1D Q 相与，让1000Hz 的信号通过就可实现前4响为低音500Hz ，最后一响为高音1000Hz ，当最后一响完毕时正好整点。

9．报时音响电路
报时音响电路采用专用功率放大芯片来推动喇叭。

报时所需的500Hz 和1000Hz 音频信号，分别取自信号源模块的500Hz 输出端和1000Hz 输出端。

三、实验设备与器材
1．双踪示波器，脉冲源（可以使用实验箱所带信号源）。

2．数字逻辑电路实验箱。

3．万用表等实验室常备工具。

四、实验内容
1．设计实验所需的时钟电路，自己连线并用multisim 调试。

2．设计实验所需的分频电路，自己连线并用multisim 调试，用示波器观察结果。

3．设计实验所需的计数电路部分，自己连线并用multisim 调试，将实验结果填入自制的表中。

4．设计实验所需的校时电路和报时电路，自己连线并用multisim 调试，记下实验结果。

5．根据数字钟电路系统的组成框图，按照信号的流向分级安装，逐级级联，调试整
个电路，测试数字钟系统的逻辑功能并记录实验结果。

五、实验步骤
1、秒计时电路：将“秒计时脉冲”接信号源单元的1HZ 脉冲信号，此时秒显示将从
00计时到59，然后回到00，重新计时。

在秒位进行计时的过程中，分位和小时位均是上电时的初值。

2、分计时电路：将“分计时脉冲”接信号源单元的1HZ 脉冲信号，此时分显示将从
00计时到59，然后回到00，重新计时。

在分位进行计时的过程中，秒位和小时位均是上电时的初值。

3、小时计时电路：将“小时计时脉冲”接信号源单元的1HZ 脉冲信号，此时小时显
示将从01计时到12，然后回到01，重新计时。

在小时位进行计时的过程中，秒
位和分位均是上电时的初值。

4、数字钟级连实验：将“秒计时脉冲”接信号源单元的1HZ脉冲信号，“秒十位进位
脉冲”接“分计时脉冲”，“分十位进位脉冲”接“小时计时脉冲”，此时就组成
了一个标准的数字钟。

进位的规律为：秒位计时到59后，将向分位进1，同时秒
位变成00，当分位和秒位同时变成59后，再来一个脉冲，秒位和分位同时变成
00，同分位向小时位进1，小时的计时为从01计时到12，然后回到01。

5、校时电路：拆掉上述级连时的连线。

再将“秒计时脉冲”，“校时脉冲”，“校分脉
冲”接信号源单元的1HZ秒脉冲信号，“秒十位进位脉冲”接“秒十位进位位”，
“分十位进位脉冲”接“分十位进位位”，“分校准”接“分计时脉冲”，“时校准”
接“小时计时脉冲”，此时就可以对数字钟进行校准。

S601校准分位，在校准分位
的过程中，秒位的计时和小时位不受任何影响，S602校准小时位，同样在校准小
时位时，秒位和分位不受影响。

6、报时电路的：保持步骤5的连线不变，将“报时输出”接扬声器的输入端（实验
箱右下角），“报时高音”和“报时低音”分别接信号源单元的1KHZ，500HZ信号。

将分位调整到59分，当秒位计时到51秒时，扬声器将发出1秒左右的告警音，
同样在53秒，55秒，57秒均发出告警音，在59秒时，将发出另外一种频率的告
警音，提示此时已经是整点了，同时秒位和分位均变成00，秒位重新计时，小时
位加1。

7、以上均是先连线，然后上电做实验。

六、实验预习要求
1．复习计数器、译码器及七段数码管的的原理及使用。

2．绘出实验各组成部分的详细电路图。

3．准备好实验用的表格等。

4．仔细阅读实验指导书，弄清楚每一部分的实验原理。

七、实验报告要求
1．绘出整个实验的线路图。

a)分析、总结实验结果。

b)思考：若将小时电路改为“24翻1”，则应作什么修改？若要给电路加上整点报时
功能，几点则报几声，电路又该如何修改？
c)级连时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，试思考如何
消除这些干扰和影响。

d)显示中如果出现字符变化很快，模糊不清，试思考如何消除这种现象。

八、元件分布图。