江汉大学文理学院课程设计报告课程设计题目多路抢答器部（系）信息技术学部专业电子信息工程2班姓名学号指导教师路银聚设计日期2014年 6月10日目录一、设计题目 (3)二、设计目的 (3)三、主要内容及要求 (3)四、基本原理及参考框图 (3)五、设计方案 (4)六、电路工作原理 (4)七、仿真调试与分析 (10)八、结论与心得 (11)九、参考元件 (12)一、设计题目多路抢答器(74161/74160实现)二、设计目的在进行智力竞赛时，需要反映及时准确、显示清楚方便的定时抢答电路。
通常多组参加竞赛，所以定时抢答设备应该包括一个总控制和多个具有显示及抢答设置的终端。
三、主要内容及要求（1）设计一个智力竞赛抢答器，可同时提供4名选手参加比赛，按钮的编号为1、2、3、4。
（2）给主持人设置一个控制开关，用来控制系统的清零。
（3）抢答器具有数据锁存和显示的功能。
主持人将系统复位后，参赛者按抢答开关，当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号。
（4）设置计分电路。
具有计分功能。
每组参赛者起始分为100分，抢答后由主持人计分，答对1次加10分，否则减去10分（5）定时功能。
系统设置60秒定时时间，当有参赛者抢答成功后，定时器开始减法计数并显示，参赛选手在设定时间内回答成功，由主持人将定时电路复位；如果定时时间到，参赛者尚未回答成功，则发出报警信号，由主持人将定时电路复位。
四、基本原理及参考框图图1 总体方案原理框图如图所示，多路抢答器主要由抢答电路和控制电路组成。
其工作过程为：接通电源后，主持人按下复位键，使抢答器处于禁止工作状态，按下开始键后，抢答器处于工作状态，当参赛者按下抢答键后，优先编码电路对抢答者的序号进行编码，由锁存器进行锁存，一码显示电路显示序号，控制电路使报警电路发出短暂声响，对输入编码电路进行封锁，禁止其他选手进行抢答。
根据抢答者在3分钟定时时间内回答的情况，主持人可以对选手得分进行加/减控制，以上过程结束后，主持人可以通过控制开关，对相应的电路进行复位，以便进行下一轮抢答。
五、设计方案如图所示为设计总体方框图。
设计方案：以74LS175+74LS48为主，构成抢答电路模块；以74LS192+数码管+蜂鸣器构成计时模块；以74LS192+74LS160为主构成计分模块。
其工作内容是主持人开关是74LS175的清零控制端，当主持人打下开关时整个电路开始工作，有一个抢答信号产生时74LS175被封锁，该芯片得不到时钟信号，处于不工作状态，不允许其他信号的输入有效，相对于方案二没有优先级，不会产生公平性的问题。
在74LS175有了一个输出信号后，通过或门的组合产生一个编码给74LS48让其进行译码输出译码显示台号。
例如编码为XXX1的有一号和三号，所以通过或门组合可以实现显示功能。
优点是便于扩展，容易添加新的电路。
六、电路工作原理1、电路完整工作过程描述（总体工作原理）①抢答器鉴别模块:图2 抢答器鉴别模块实现抢答器模块=74LS175+74LS48+门电路+七段数码管该电路完成三个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是禁止其他选手按键操作无效；三是同时译码显示电路显示编号。
74LS175工作过程：主持人开关置于"清除"端时，芯片开始工作，A、B、C、D四个开关开始抢答，根据下图的真值表，可以知道当有一个开关打下时，通过门电路的控制封锁时钟禁止其他开关的输入，使其他输入无效。
74LS175图3 74LS175逻辑图输入输出R D CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q L ×××××L L L LH ↑1D 2D 3D 4D 1D 2D 3D 4DH H ××××保持H L ××××保持图4 74LS175的功能真值表从表可见：① CLR是清零端，且低电平有效。
② CLK是时钟脉冲，且下降沿触发。
上图中的74ALS175N为一四路的锁存器，当CLK引脚输入上升沿时，1D-4D被锁存到输出端（1Q-4Q）。
在CLK其他状态时，输出与输入无关74LS48A0-A3 译码地址输入端BI'/RBO'消隐输入端（低电平有效）/脉冲消隐输出（低电平有效）LT' 等灯测试输入端（低电平有效）RBI' 脉冲消隐输入端（低电平有效）Ya-Yg 输出端图5 74LS48逻辑图②抢答器计时模块：图6 抢答器计时模块实现抢答器计时模块=74LS192+数码管+蜂鸣器定时电路选用十进制同步加减计数器74LS192进行设计。
74LS192具有下述功能：（1）.异步清零：CR=1，Q3Q2Q1Q0=0000（2）.异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0（3）.保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态（4）.加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数（5）.减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。
CPU为加计数时钟输入端，CPD为减计数时钟输入端。
LD为预置输入控制端，异步预置。
CR为复位输入端，高电平有效，异步清除。
CO为进位输出：1001状态后负脉冲输出BO为借位输出：0000状态后负脉冲输出。
图7 74LS192逻辑图电键是控制清零端的开关，开关P是置数端的开关，P打开置数端指数，P关闭置数端不工作，并给予时钟信号。
电路工作，剩余20秒是给予提醒信号。
③抢答器记分模块：图8 抢答器计分模块实现计分器模块=74LS192+74LS160+控制开关+门电路该电路有74LS160、74LS192和门电路构成，74LS160构成的是分值电路，74LS192是加减电路。
由开关控制输入信号传向UP或DOWN，实现加减分。
对一分键电路，在U4上，当从0000变化到0011时，QA与QB通过与非门接到EP，RD 则通过一个开关来控制，当到达0011的时候，经过QA与QB的与非门出来的为零，使它保持0011的状态不变， QB输出的则是一个脉冲了。
对三分键电路，在U6上，当从0000变化到0101时，QA与QC通过与非门接到EP，RD 则通过一个开关来控制，当到达0011的时候，经过QA与QC的与非门出来的为零，使它保持0101的状态不变， QA输出的则是三个脉冲了。
通过双向开关切换电路为加法电路和减法电路，将异或门U7接至U1、U2、U3的UP端，为加法部分，将异或门U8接至U1、U2、U3的DOWN端，为减法部分。
从而控制比赛分数的加减。
开关J4控制U1、U2、U3的CLR端接通电源，当开关闭合是，分数置零，开始重新计数。
74LS160:是同步十进制计数器，依靠CP信号来工作，EP、ET高电平是工作，计分的单元电路中EP接数据输出端的与非输出，只要令清零端的数据输出位数与EP端的位数相减等于你要的位数即可实现加减相应的分数的功能。
图9 74LS160功能真值表例如：下图EP端是0011，而CLR端是0100，两端相减是0001，即十进制的1，所以实现加减一分的功能。
图10 74LS160N逻辑图2、总原理图图11 实验总电路图七、仿真调试与分析本设计基本符合课题的要求，可以实现抢答、加减分控制、计时功能的实现，主持人打下控制开关电路开始工作，抢答结束显示台号，接着实现计时功能。
完成作答后，加减分功能由控制端实现。
虽然这个设计可以完成要求，但是如果同时按下开关，指示灯同时亮时，显示台号有出错的可能行存在。
总的来说，抢答电路部分做的不是十分的理想，存在改善的地方，若以方案一的电路实现的话可以除去同时性的问题，但是优先级带来的问题又是需要解决的。
七、结论与心得经过将近三周的奋战，我们的课程设计总算圆满结束，不回想设计的“岁月”，现在仍记忆犹新！首先，老师一发课题，我们就商量着选题的事情，最初我们有两种想法：第一种是随便选个简单的设计课题，做完草草了事；第二种是选个有实际应用价值的课题，认真的做好设计，展现我们最好的作品。
因为要准备英语四级，所以才萌发了以上两种想法。
后来，经过几次角逐，第二种想法战胜了第一种想法，结果我们果断的选择了四人抢答器这一设计课题。
因为既要为四级争取更多的复习时间，又要做好课程设计，所以我们不得不快马加鞭，过关斩将，速战速决！因为我们坚信，凡事都要做好足够的准备，方能百战百胜！其次，从搜集资料到熟悉设计原理，再从开始使用仿真软件到完成整个设计电路图的整个过程，真可谓是夜漫漫其熙远兮，吾将上下而求索！汗与泪交织在一起，不知何是汗，何是泪，统一战线！说到仿真软件,我们不是很会用，所以仿真软件Multisim10.0，在整个设计过程，最耗费时间的是在调试电路上，，在这种关键时刻，最需要的是冷静的分析，结构和思路的优化，更加必不可少的是团队合作精神，往往很多电路故障的排除思路和解决方法都是在不断的讨论中和尝试下萌芽的！抢答电路模块经过两次方案的修改，因为如果采用优先编码器，虽然可以保证每一次都只有一个人先抢答到，但是如果当有两个人同时按下开关，那么优先权最高的那个先抢到，这不是很符合实际情况！如果采用四D触发器，最先因为忽略封锁时钟之前四输入与非门与一个反相器之间有个缓冲时间，如果两个人按下开关的间隔很短，发生在这个缓冲时间之前，那么两个人的二极管都会亮，电路似乎看起来没封锁时钟！最后几费周折，知道了这个隐藏的“忽略”，才恍然大悟！在对加减分电路模块的设计时，我毫无思路，队友也“无药可施”，但通过在网上对加减分电路的搜索，找到了一些相关的设计，经过一番努力，算是初步的了解这一部分电路的设计，但考虑到实际的抢答器应用，每个选手都应该有个初始分值，所以最初在实现预置数功能上竟然直接把加减分电路与抢答电路连在一起，结果造成电路过大，软件出问题，实现不了预置数或出错，分开各自接线，各个电路模块正常工作。
对于倒计时电路模块，由于扬声器发不出声音，经过老师的指导和同意，提醒功能用灯泡代替扬声器！最后，通过整个课程设计，我不仅学会了仿真软件的使用，而且学以致用的设计出了四人抢答器，还深深体会到团队合作精神的重要性！虽然课程设计结束了，但学习仍将继续┅┅八、元件清单。