模可变计数器设计（一）实验目的1、进一步熟悉实验装置和Quartus n软件的使用；2、进一步熟悉和掌握EDA 设计流程；3 、学习简单组合、时序电路的EDA 设计；4、学习计数器中二进制码到BCD 码的转换技巧；5、学习实验装置上数码管的输出方法。

（二）设计要求完成设计、仿真、调试、下载、硬件测试等环节，在EDA 实验装置上实现模可变计数器功能，具体要求如下：1 、设置一个按键控制改变模值，按键按下时模为10-99 之间（具体数值自行确定）的数，没按下时模为100-199 之间（具体数值自行确定）的数；2、计数结果用三位数码管十进制显示。

(三) 主要仪器设备3、微机 1 台4、QuartusII 集成开发软件 1 套5、EDA 实验装置 1 套(四) 实验步骤主要有三个模块1：一个模20 和模119 的计数器2：数码管的显示3：BCD 的调整源程序：module count (clk,m,en,rst,a,sel,SG,d);input clk,m,en,rst;output [7:0] SG;output [2:0] sel;output a;(* synthesis, keep *) reg clk1;(* synthesis, keep *) wire [3:0] gw,sw,bw;/*(* synthesis, keep *) */reg [3:0]a;reg [11:0] q;reg [11:0] model;reg [7:0] cnt,SG;reg [2:0] sel;reg [0:0]d;output [0:0]d;always @(posedge clk) begin cnt=cnt+1;if (cnt==200) begin clk1=1'b1; cnt=0; endelse clk1=1'b0; //200 分频，CLK 为数码管扫描频率，CLK1 为计数频率if (sel<2) sel=sel+1; else sel=0; end //sel 为数码管选择always @(sel) begincase (sel)0: a=bw; //0 数码管为百位1: a=sw; //1 数码管为十位2: a=gw; //2 数码管为个位default: a=0;endcasecase (a)0:SG<=8'b00111111; 1:SG<=8'b00000110;2:SG<=8'b01011011; 3:SG<=8'b01001111;4:SG<=8'b01100110; 5:SG<=8'b01101101;6:SG<=8'b01111101; 7:SG<=8'b00000111;8:SG<=8'b01111111; 9:SG<=8'b01101111; //8 段译码值default: SG=8'b11111111;endcase endalways @(m)if (m) model=12'b000000100000; // 模值20else model=12'b000100011001; // 模值119assign gw=q[3:0];assign sw=q[7:4];assign bw=q[11:8];always @(posedge clk1,negedge rst)beginif (!rst) q=0;else if (en)beginif (q<model)beginif (gw==9) begin q=q+7; if (sw==9) q=q+96; end //BCD 调整else q=q+1;endelse q=0;endendalways @(q)if(qvmodel) d<=0; else d<=1; endmodule波形仿真:iimulatioin WaveformsSimulation sode : TillingA.B Master Time Sar19L9 ns ■[POinler: 39.3^1 us Imeival:39.32 us Stan ：End:he. 14 us 37.. 42 UH 33. 7 us39.9B LLS4k 26 us54 us 4X B2 usP 1 i111■Clk1是计数频率，每来一个 clk1信号q 计数一次Simula ion Wa^efor™ Sinulatlon lode: Tiling如图所rst=1有效时开始计数 clk 为扫描频率sel=0时数码管显示百位 a=0 sel=1时数码管显示十位 a=1 sel=2时数码管显示个位 a=3 m=1模20计数器 m=0模119计数器管脚分配:* I HI Ik * Jij19.3ns J hRoirter.6fl.H us Interval.68.09 UE Slarl End.lane<>0□ S&elk<>1B clkl曲+ 0-L玮tT IF Len^1.nCH- 1±1 sei尬1.田Q B i辭El 勿u 3.dM68.14 us63.16 us ■6E. 18 usI63.22 us 68. 24 usW [1] X [3]连[01 X [1] X [3]迪[0] X [1] X [3] ® [o] X [1] X [3]址[0] II ：MasierTiiTiB Bar.68.12 usIIISG[0] SG[1] SG[2] SG[3] SG[4] SG[5] SG[6] SG[7] clkPIN_F13PIN_F14PIN_F15PIN_E15PIN_F16PIN_F17PIN_E18PIN_F18 PIN_C13en PIN_H8m rst sel[0] sel[1] sel[2] d[0] PIN_J9PIN_C5PIN_G18PIN_G17PIN_G16 PIN_G13（五）实验心得本实验主要是三大模块的编写，第一次的实验在老师给的参考代码下进行的，不过错误依然很多，主要有几个重点药掌握，一是首先要编写出能够计数的模块，用m 来控制模值的变化m=1 时模值为20 m=0 时模值为119；二是计数模块都是二进制计数的，而要在数码管上显示计数的话就必须进行BCD 调整，并且q 是一个是十二位的寄存器，通过把gw=q[3:0]; sw=q[7:4]; bw=q[11:8] 赋值的方法；一个个的显示在数码管上，由于clk 的频率比较快，所以可以看到三位数码管显示的值，我觉得管脚分配也是比较关键的！一开始我就把个位和百位显示的值搞反了序列信号发生和检测器设计（一）实验目的1、进一步熟悉EDA实验装置和Quartus n软件的使用方法;2 、学习有限状态机法进行数字系统设计；3、学习使用原理图输入法进行设计。

（二）设计要求完成设计、仿真、调试、下载、硬件测试等环节，在EDA 实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下：1、先用设计0111010011011010序列信号发生器，其最后6BIT 数据用LED 显示出来;2、再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列“11101”则输出为“ 1 ”，否则输出为“ 0”;（三）主要仪器设备1、微机1台2、QuartusII 集成开发软件1套3、EDA 实验装置1套（四）实验步骤主要两部分1 ：序列信号发生器设置q<=16'b0111010011011010;q[0]<=q[15];Q<=q[15]; q[15:1]<=q[14:0] ;通过循环移位串行输出2：序列信号检测器状转移态图一共有六个状态分别为S = 5'd00000,A = 5'd00001,B = 5'd00011,C = 5'd00110,D = 5'd01101,E = 5'd11010;源程序：module xulie(clk,rst,z,Q,led);in put clk,rst; output Q,z; output [4:0] led; reg [4:0] led; reg [4:0] state; reg Q,z; reg [4:0] a; reg [15:0] q; parameter S = 5'd00000,A = 5'd00001,B = 5'd00011,C = 5'd00110,D = 5'd01101,E = 5'd11010;always @(posedge clk)beginif(rst==0) begi n q<=16'b0111010011011010; endelse begi nq[0]<=q[15];Q<=q[15]; q[15:1]<=q[14:0]; endendalways @(posedge clk)beginif(state==D && Q==1)begi n z<=1;led<=5'b11101;e ndelse begi n z<=0;led<=5'b00000;e nd endalways @(posedge clk or n egedge rst)if(!rst)beginstate<=S;e ndelsecasex(state)S: if(Q==1)state<=A;else A:state<=S;if (Q==1) state<=B;else B:state<= S;if (Q==1) state<=C;else C:state<=S;if(Q==0) state<=D;else D: state<=C; if(Q==1)state<=E;else E: state<=S; if(Q==0)state<=S;else state<=A; default: state<=S; endcase en dmodule波形仿真simulation VVavefo 『rn£ SinijJation node i Tilling当rst=1011101001101101011101z=1并且同时使11101序列显示在五个led 灯上（五）实验心得做实验之前准备了很多，实验时还是出现了很多问题，一开始序列信号发生器在第一个周期 之后就会多出一个 0 即输出 00111010011011010，原因在于 Q<=q[15]; q[15:1]<=q[14:0];q[0]<=Q;因为q[0]<=Q 需要一个时钟的上升沿才能执行，所以就会多输出一个0;其次状态转移图也是关键，需要记忆六个不同的状态；做这个实验让我学到了 casex 的一些用法；进一步了解编写verilog 语言NarieQ elkB led"8 rstzj .14 III 1卜9,9 ns 士 Pioinier52.15 nsrrtetvoJ;32 55 ns sterf Ops End 0 ps0 psI. 28 us 2. 56 us S. B4 UE 1 ・ i5. 12 us6. 4 ue7. ca usi8. us L0. 24 us 11. 52 ucin j Jnsr11l! J —1 1-L1 _|_L ~I1 1―L—J~~[ J-1_1- ~L0000J 111 oi 1Cooooo-1 1 'MesierTime BarIII。