二、虚拟存贮器——段式存贮管理
根据所用的存贮映象算法不同，虚拟存贮器可以有段式、页式和段页式三 种不同的存贮管理方式。
1 段式存贮管理方式：
本章的基本要求
虚拟存储器的基本要求：
✓理解虚拟存贮器的工作原理； ✓掌握页式虚拟存贮器的虚、实地址字段对应关系和地址映
象规则。
✓熟练掌握在页式虚拟存贮器中，页面装入和替换的过程，
并能计算出页面命中率。
✓理解堆栈型替换算法的定义。 ✓领会在虚拟存贮器中对页面失效的处理及内部地址映象表
中的快慢表机构。
4 并行主存系统的局限性 主要缺点：分体冲突； 5 存储体系的形成与分支
所谓存贮体系指的是构成存贮系统的n种不同的存贮器 (M1~Mn)之间，配上辅助软硬件或辅助硬件，使之从应用程 序员来看，他们在逻辑上是一个整体。让存贮层次的等效访问 速度接近于最高层M1的，容量是最低层 Mn 的，每位价格是 接近于 Mn 的。典型的两级存贮体系是虚拟存贮器和Cache存 贮器。
计算机系统结构第 四章演示文稿
概述
本章着重讲述 ✓存贮体系的基本概念 ✓并行主存系统的组成 ✓虚拟存贮器的原理 ✓Cache存贮器的原理 ✓虚实地址的映象和变换 ✓替换算法 ✓影响性能的因素分析及软硬件功能分配中的某些问题
本章的基本要求
并行主存系统的基本要求：
✓领会发展存贮体系的必要性及存贮体系的两个分支。 ✓了解并行主存系统的各种组织形式。 ✓掌握并行主存系统的极限频宽和实际频宽的关系与计算。 ✓领会并行主存局限性以及发展存贮体系的必要性。 ✓了解有关存贮体系的性能参数及相关结论。
本章的基本要求
高速缓存存储器的基本要求： ✓ 了解Cache存贮器的组成、工作原理。 ✓ 掌握Cache存贮器中的组相联地址映象规则，相应的映 象表机构和虚、实地址变换过程。 ✓ 给出主存的块地址流后，采用组相联或直接映象、LRU 或FIFO替换算法时，能 熟练画出各主存块装入Cache 和其被替换的过程示意图，并计算出Cache块的命中率。
一、存贮体系的概念与并行主存系统
C1、SM1、T1
M1
C2、SM2、T2
M2
6 存储体系的性能参数
C、SM、T
C=（C1SM1+C2SM2）/（SM1+SM2） T=HT1+（1-H）T2
在设计存贮体系时，需要在选择高命中率的算法、层次化 相邻两级存贮器之间的容量差和速度差，以及所增设的辅助软 硬件价格等多个因素之间进行综合权衡。
一、存贮体系的概念与并行主存系统
1 存贮系统的基本要求 对存贮系统的基本要求是：大容量、高速度、低价格。 存储器容量SM=W·L·m 存储器速度可以用存储周期TM和频宽Bm来描述。 TM是存贮器连续访问时所需要的间隔时间； Bm是指存贮器连续访问时能提供的数据传送速率： Bm=W·m/ TM
一、存贮体系的概念与并行主存系统
一、存贮体系的概念与并行主存系统
主存
辅存
虚拟存贮器是从主存容量满足不了要求提出来的。在 主存和辅存之间，增加辅助的软硬件，让它们构成一个整 体。从CPU看，速度接近于主存的，容量是辅存的，每位 价格接近于辅存的。
一、存贮体系的概念与并行主存系统
Cache
主存
Cache存贮器是从主存速度满足不了要求提出来的。在物 理Cache和主存之间，加设辅助硬件，让它们构成一个整 体。从CPU看，速度接近于物理Cache的，容量是主存的， 每位价格接近于主存的。
2 发展存储体系的必要性 存在的问题： 1） 容量增大，速度会下降，价格会升高； 2）速度升高，价格也会升高。 解决问题的思路： 1）改进工艺、提高技术、降低成本； 2）配置多种性能价格不同的存贮器组成系统，使所有信息以
各种方式分布于不同的存储器上。
一、存贮体系的概念与并行主存系统
单体单字
单体多字
单体单字
单体多字
多体单字
BM=W/TM
BM=4W/TM
一、存贮体系的概念与并行主存系统
单体单字
单体多字
多体单字
BM=W/TM
BM=4W/TM
BM=4W/TM
一、存贮体系的概念与并行主存系统
单体多字
单体多字存储器主要缺点： （访问冲突大）
1）取指冲突； 2）读操作数冲突； 3）写数据冲突； 4）读写冲突；
一、存贮体系的概念与并行主存系统
8 存贮体系的透明性 虚拟存贮器和Cache存贮器对应用程序员都是透明的，不
需要对应用程序做任何修改就可以在系统上运行。由于CPU 与主存的速度差只有一个数量级，主存与辅存之间的速度差 却有3至4个数量级，所以，Cache存贮器只能全部采用硬件 来实现。这样，Cache存贮器对系统程序员也是透明的，操 作系统不参予对Cache存贮器的管理。而在虚拟存贮器中， 为了降低系统的成本，让不少功能依靠操作系统中的虚拟存 贮管理软件来实现。因此，虚拟存贮器对系统程序员则是不 透明的。
一、存贮体系的概念与并行主存系统
7 存贮体系依据于程序的局部性 程序的局部性表现在 时间和空间两个方面。时间上的局部
性是因为程序存在着循环。空间上的局部性是因为程序中大 部分指令是顺序存贮和顺序被取出来执行的，数据一般也是 以向量、数组、树、表等形式簇聚地存贮在一起的。最近的 未来要用的指令和数据大多局限于正在用的指令和数据，或 是与这些指令和数据位置上邻近的单元。这样，就可以把目 前常用或将要用到的信息预先放在容量较小的第一级存贮器 M1中，从而使CPU的访问速度可接近于M1的。
一、存贮体系的概念与并行主存系统
单体多字存储器与多体单字存储器的区别： 1）前者并行读出的数据其地址必须是连续的且在同一单元内； 2）后者并行读出的数据可以分属不同的分体，地址无需连续， 因为每个存储体均有自己的地址译码、读写驱动等外围电路。
一、存贮体系的概念与并行主存系统
一、存贮体系的概念与并行主存系统
多体单字
一、存贮体系的概念与并行主存系统单体单字单体多字多体单字
一、存贮体系的概念与并行主存系统
单体单字
单体多字
多体单字
BM=W/TM
一、存贮体系的概念与并行主存系统
单体单字
单体多字
多体单字
BM=W/TM
一、存贮体系的概念与并行主存系统
单体单字
单体多字
多体单字
BM=W/TM
BM=4W/TM
一、存贮体系的概念与并行主存系统