阻抗设计附件三1. 阻抗定义及分类：1.1阻抗(Zo):对流经其中已知频率之交流电流,所产生的总阻力称为阻抗(Zo)，对印刷电路板而言,是指在高频讯号之下，某一线路层( signal layer)对其最接近的相关层(reference plane)总合之阻抗.1.2特性阻抗:在传输讯号线中,高频讯号或电磁波传播时所遭遇的阻力称之为特性阻抗1.3差动阻抗:由两根差动信号线组成的控制阻抗的一种复杂结构,驱动端输入的信号为极性相反的两个信号波形,分别由两根差动线传送，在接收端这两个差动信号相减,这种方式主要用于高速数模电路中以获得更好的信号完整性及抗噪声干扰1.4 Coplanar阻抗：当阻抗线距导体的距离小于等于最近对应层的距离时即为Coplanar阻抗.1.5介质常数(Dielectric Constant)，又称透电率(Permittivity):指介质材料的电容ε,与相同条件下以真空为介质之电容εo,两者之比值(ε/εo). 即. Εr=ε/εo.1.6介质:原指电容器两极板之间的绝缘材料而言,现已泛指任何两导体之间的绝缘物质,如各种树脂与配合的棉纸以及玻纤布.1.7 影响阻抗之要素相对于阻抗变化之关系(其中一个参数变化, 假设其余条件不变)1.7.1 阻抗线宽：阻抗线宽与阻抗成反比, 线宽越细, 阻抗越高, 线宽越粗,阻抗越低.1.7.2 介质厚度：介质厚度与阻抗成正比, 介质越厚则阻抗越高, 介质越薄则阻抗越低.1.7.3 介电常数：介电常数与阻抗成反比, 介电常数越高,阻抗越低,介电常数越低,阻抗越高.1.7.4 防焊厚度：防焊厚度与阻抗成反比.在一定厚度范围内,防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越高.1.7.5 铜箔厚度：铜箔厚度与阻抗成反比, 铜厚越厚,阻抗越低,铜厚越薄, 阻抗越高.1.7.6 差动阻抗：间距与阻抗成正比.间距越大,阻抗越大. 其余影响因素则与特性阻抗相同.1.7.7 Coplanar阻抗：阻抗线距导体的间距与阻抗成正比,间距越大,阻抗越大.其它影响因素则与特性阻抗相同.2. 作业内容:2.1 客户数据确认2.1.1. 确认客户有无阻抗要求,有无阻抗类型及迭构要求,是否为厂内打样的第一个版本,若不是确认阻抗.迭构等是否与前版相同.2.1.2. 如有阻抗及迭构要求且为厂内打样的第一个版本则需模拟确认阻抗能否达到规格中心值,软件接口如下图A. 选择阻抗类型:参考表格内之阻抗结构选择与之对应的阻抗模拟类型.阻抗类型名称SurfaceMicrostripCoatedMicrostripEmbededMicrostripSymmetricalStriplineOffsetStriplineEdge-Coupled SurfaceMicrostripEdge-Coupled CoatedSurfaceMicrostripEdge-Coupled EmbededMicrostrip对应叠构阻抗类型名称Edge-CoupledSymmetricalStriplineEdge-Coupled OffsetStriplineBroadside-CoupledStriplineSurfaceCopalanarMicrostripCoatedCopalanarLineEmbededCopalanarLineOffsetCopalanarLine对应叠构A.阻抗類型選擇區B.阻抗計算參數輸入區4.計算結果區B. 参数输入区以上图为例,依照阻抗类型指示之参数分别输入介质厚度(H),防焊厚度(H1), 线宽上幅(W),线宽下幅(W1),线路铜厚(T), 介质常数(Er or Dk). 以上参数需根据理论值分别模拟上, 中, 下限值, 以界定线宽及介质管控范围.参数的取值方法B-1: 当信号层铜箔为Hoz时,W=W1-0.5mil,T=0.7B-2: 当信号层铜箔为1OZ时,W=W1-0.8mil,T=1.2B-3: 当信号层为外层时,W=W1-1.0mil,T依面铜管控中值为准;B-4: 当信号层为内层且经过电镀时,W=W1-0.8mil,T依面铜管控中值为准;B-5: Dk值内外层均为3.8,此为厂内的经验值,并非实际Dk,只能供参考C. 计算结果按下键, 就在字段4显示出计算结果.2.1.3 若试算的阻抗线宽未在客规范围内则需向客户提出工程问题,调整线宽或介层.2.1.4 若非厂内打样的第一个版本且叠构阻抗要求与前版相同则需至品保查询前版的品质履历表判定此版阻抗是否需调整;每次调整阻抗一般依据实际数据调整,反推Dk值,并按照新的Dk计算阻抗例:某料号前版的阻抗控制层别为:L1 L2,L1—L2的成品介层为2.2mil,外层铜厚1.4,成品线宽3.5mil,成品阻抗47.55欧,客户阻抗管控范围50+/-5欧,则依如下方式推算出DK值:反推DK為3.6求得最佳線寬為3.5mil2.2 阻抗设计：2.2.1 阻抗条之标准设计原则：A. 阻抗孔径ψ(1.0~1.1 mm), PITCH=0.1”B. 做全铜面时,孔与铜面的Clearance=20mil;C. 外层PAD以D+12mil制作, 防焊以外层+5mil制作PAD;D. 护卫铜条到线的距离应大于两倍的阻抗线宽.E. 阻抗条宽度0.4”, Coupon线长度大于3”, 一般是5”, 长度不足时以绕线制作F. Coupon设计在Panel内时以蚀刻字加厂内料号&阻抗规格和公差值&讯号线和关联层别名称于Coupon条对应内外层.G. 当板内有多组不同阻抗时, 针对不同之COUPON进行编号(如:A,B,C,D……),以方便CAM作业及现场量测.H. 如有特殊要求则另外依要求制作.2.2.2 阻抗条制作A. 阻抗条制作(一)B. 外层全铜面制作(二)外层全铜面制作时钻孔要有PAD, 且Clearance需20mil.C. 绕线制作(三)Type 1. D -------- 转角弧度至少90度;W ------ 信号线线宽;S =S1 ------ 铜面到信号线距离MIN 2倍线宽;Resistant copper block ------- 为避免信号干扰而设计,类似于护卫线,其宽度15 ~ 20mil即可。

D. 绕线制作(四)Type2. (较常用)“蚯蚓状”W --------- 转角弧度至少90度, 粗信号线路时最好做120度T = B --------- curve (弧线) 高度, 取决于信号线长度, 如果是信号线长度足够就做小一点；如果是R/T 是OK的,信号线3”以上即可以量测得到.S --------- 铜面到信号线距离MIN 2倍线宽.2.2.3 阻抗条的放置：客户无特别要求时,放在Panel中;客户有要求时,依客户要求放置;转厂料号依转出厂的方式.2.2.4 阻抗附件之制作及存档:根据阻抗试算结果及阻抗条制作, 制作阻抗附件给CAM制作数据.2.2.5阻抗值在工单上的备注:A: 非转厂料号时:a:工单外层阻抗中值为不加防焊时的Polar模拟值,公差为客户成品公差-1欧;b.内外层阻抗线均以实际模拟的中值线宽+/-0.3进行管控.B: 转厂料号时:a.内外层阻抗管控规格完全Follow转出厂定义;b.内外层阻抗线宽管控全部Follow转出厂定义.2.3 阻抗设计重点检查项目:2.3.1 阻抗Type是否正确2.3.2 阻抗线是否正确对应到设计之参考层上2.3.3 阻抗线不可被屏蔽到.但护卫线和护卫线重叠之情形是允许的。

2.3.4 为防止板弯翘,无特别要求时, 内层之非阻抗控制层以铺铜进行制作.2.3.5 阻抗Coupon条设于Panel板间时,须加厂内料号﹑层别名﹑阻抗值及控制线宽2.3.6 护卫铜条到线的距离应大于两位的阻抗线宽，护卫线一般为min 20mil.3. 制程条件管制:3.1 微影工程师确定出制程稳定的机台. 对于所有阻抗板,微影需进行首件检查,首件检验无误后才可进行后续大量生产.3.2 压合以正常制程条件制作,若板厚异常请将板厚数据给微影.品管和产品.3.3 电镀工程师确定出制程稳定的机台. 对于所有阻抗板,电镀需进行首件检查,首件检验无误后才可进行后续大量生产.3.4 微影及电镀首件制作OK所用之生产条件,一旦确立,制程中若无异常出现,不可任意更改,此生产条件含生产之机台别、各种速度、压力等,并必须记录存盘. 对于首件制作所确立之生产条件,制程中若需修改,必须通过工程师或工程师以上人员确认.3.5 制程中进行自主检查,记录存盘.4. 制程异常信息处理:4.1 调整制程条件还不能达到控制要求时,将所有质量数据及时提供给产品设计调整阻抗设计内容,尽可能在制程中改善.4.2 若外层在制造过程中发现阻抗OK但阻抗线宽NG需及时反馈至设计课查询此阻抗线宽是否在客户要求线宽范围内,若在则消除异常.4.3 若量产中内层线宽出现NG状况,需及时将相关线宽数据反鐀至设计课,设计课依据提供的线宽数据用Polar进行仿真以判定阻抗out spec 的风险性.5. 成品阻抗异常信息整合：品保安排合格人员进行成品检验,一旦发现阻抗控制板之阻抗值有异常状况,须对各项因素进行分析数据与阻抗测试报告一并提供给相关单位: 产品、制造、品保IPQC。