主存
接快速设备
PCI BUS
I/O设备3
PCI桥 33MHz 4B
扩展总线
控制线路
I/O设备4 8.33MHz
三 总 线 结 构
ISA / EISA
I/O设备1
9
1 , 2 , 4 B 接慢速设备 I/O设备2 . . . . .
小结：
本节课主要讲解了以下内容：
一、总线类型
15:06:26
二、总线周期
总线的等待状态：
正常总线周期: 地址时间 跟 一次数据时间，若由 于被读写的部件或设备速度慢，一次数据时间内不能完成读 写操作，就要增加一或多次数据时间，这增加的数据时间被 称为总线的等待状态。它影响系统的运行效率。
4
三、总线通信控制
1、同步通信和接收双方的 传送定时关系，进行数据传送时，收发双方严格遵循这 个时钟信号。 特点：应用于总线上各部件间工作速度差异较小 的场合，控制较简单，效率较低，可靠性较低。
15:06:26
6.5 计算机总线技术
一、总线类型 二、总线周期 三、总线通信控制 四、单总线和多总线结构
1
15:06:26
6.5.1 总线的概述
总线是一组能为多个部件分时共享的公共信息传送线路。
共享是指总线上可以挂接多个部件，各个部件之间相互交换
的信息都可以通过这组公共线路传送；分时是指同一时刻只 允许有一个部件向总线发送数据，但允许同一时刻有多个部 件接收来自总线的信息
6
6.5.2 计算机总线结构
一、单总线和多总线结构
15:06:26
早期的计算机，如常 美国 DEC 公司PDP-11 机只使用一组 总线，所有的部件和设备都接在这唯一的总线上, 包括数据总 线，地址总线，控制总线，其优点是结构简单，成本低廉，缺 点是运行效率低。
总线
CPU
7
主存
输入 设备
输出
设备
二、多( 2 或 3 )总线结构
三、总线通信控制 四、单总线和多总线结构
重点掌握：总线通信控制、多总线结构。
10
2
一、总线类型
数据总线：
传输数据，速度与位数正比于吞吐量
15:06:26
地址总线：
传输地址，位数决定内存可寻址空间
控制总线：
指明总线周期的类型和一次入/出操作完 成的时刻等信息
3
二、总线周期
正常总线周期：
由一次地址时间和一次数据时间组成
15:06:26
BURST总线周期：
由一次地址时间和多次数据时间组成
5
三、总线通信控制
2、异步通信方式（应答方式）
无公用的时钟和固定的时间间隔，完全依靠传送双方相互 制约的“握手”信号来实现定时控制。
15:06:26
特点：能保证两个工作速度相差很大的部件或设备间可靠 进行信息交换，时间利用率高，灵活性好，但控制较复杂。
根据“请求”和“回答”信号的撤消是否互锁，分为三种情况： • • • 不互锁：请求和应答信号有一定时间宽度，二者结束不互锁。 半互锁：请求信号的撤销取决于接收到的回答信号，回答信号的 撤销由从设备自己决定。 全互锁：请求信号的撤销取决于回答信号的到来，请求信号的撤 销又导致回答信号的撤销。
当前计算机通常采用多总线结构
15:06:26
处理机总线
CPU
主存 二 总 线 结 构
32MHz 4B~8B
扩展总线 控制线路 ISA / EISA
I/O设备1
8
8.33MHz 1,2,4B ..... I/O设备2
二、多( 2 或 3 )总线结构
处理机总线 CPU
66MHz 4B~8B
15:06:26