4.进行微操作综合 对微操作时间表中各个微操作控制信号分 别按照其条件进行归纳、综合，根据微操作时 间表写出各微操作控制信号的逻辑表达式。表 达式一般包括下列因素：
微操作控制信号=机器周期 节拍 脉冲 操作码 机器 状态条件
5. 设计微操作控制信号形成部件 根据各个微操作信号的逻辑表达式，用一 系列组合逻辑电路加以实现。
JMP
IR(AR) DBUS DBUS AR I=1? Y (IR12)=1 N M AR
DBUS AR
N
I=1? Y (IR12)=1 M AR （AC） DR
M DBUS
M
DR
DBUS PC
(AC)+(DR) AC
（DR） M
（DR）
AC
(2)选同步控制方式
(3) 选二级时序（未考虑工作脉冲）
5.4.2 组合逻辑控制器的设计举例
CPU结构框图如下图所示,设计以下几条指令的组 合逻辑控制器. 以下指令均为单字长单地址指令(16位), 指令格式如下所示:
IR15 IR14 IR13 IR12 IR11 IR0
OP
I
D
IR
CLA ;清AC ADD I D ; I=0为直接寻址,即(AC)+(D) AC I=1为间接寻址,即(AC)+((D)) AC STA I D ; I=0为直接寻址,即(AC) D;I=1为间接寻址,即(AC) (D) LDA I D ; I=0为直接寻址,即(D) AC;I=1为间接寻址, 即((D)) AC JMP I D ; I=0为直接寻址,即D PC; I=1为间接寻址,即 (D) PC
AR
DBUS
DR
MREQ
R/W
存储器 数据总线
图5.21 CPU结构框图
(1) 根据CPU结构框图写出指令的操作流程图,如下图所示:
(PC) M (DR) CLA ADD 001 (PC)+1 IR15IR14IR13=000 0 AC AR DR IR PC STA IR(AR) DBUS 010 PC AR MREQ,R, DBUS DR IR +1 LDA 011 IR(AR) DBUS DBUS AR N Y I=1? (IR12)=1 M AR M DR IR(AR) DBUS I=1? (IR12)=1 Y DBUS AR N DR 100
哪个机器周期。每个机器周期设置m个节拍T0、 T1、…、Tm-1。每个节拍内设置一个工作脉冲， 用于寄存器接收数据的打入脉冲。寄存器接收数据 使用脉冲的前沿，脉冲的后沿用于周期、节拍的转 换。 3. 编排微操作时间表 是对指令流程图的进一步具体化，将指令流程 图中的各个微操作具体落实到各个机器周期的相应 节拍和脉冲中去，并以微操作控制信号的形式编排 一张表，称之为微操作时间表。微操作时间表能够 形象地表明控制器应该在什么时间，根据什么条件 发出哪些微操作控制信号。
MDRout,Add,ACin ACout,MDRin MDRoutE,MemW
功能 (R1) →MAR M →MDR (MDR) →A (R0)+(A) →AC
有效控制信号 R1out,MARin MemR,MDRinE MDRout,Ain
(AC) →MDR (MDR) →M
R0out,Add,ACin ACout,MDRin MDRoutE,MemW
5.4.1 组合逻辑控制器的设计步骤
1.绘制指令操作流程图 根据CPU的结构图把每条指令的执行过程 分解为若干功能部件能实现的基本微操作序列， 并以图的形式排列成有先后次序、相互衔接配 合的流程，称之为指令操作流程图，并综合成 一个总的流程图。 2.选择合适的控制方式和控制时序 一般采用同步控制方式、三级时序系统。 设置n个机器周期，每个机器周期内可以完成 主存的一次读写操作。每个周期设置一个周期 状态触发器，哪个触发器为1，表示机器进入
IR
M1 M2 M3
操作码 地址码
…
PC
周期状态 触发器
T1
指令译码器 I1
…
Im
…
节拍 发生器 T4 时钟 发生器
CP
硬布线逻辑 (组合逻辑)
C1 C2 …
转移 RESET 地址 中断 控制 逻辑 结果反 馈信息
+1
中断信号
Cn
微操作控制命令(内部控制信号 及外部控制信号)
图5.20 组合逻辑控制器总框图
答案要点:参考答案一:
时钟
C5 C6 C7 C8
(AC) →MDR C9 (MDR) →M 参考答案二:
时钟
C5 C6 C7 C8 C9 C10
功能 (R1) →MAR M →MDR；(R0) →A (MDR)+(A) →AC
有效控制信号 R1out,MARin MemR,MDRinE,R0out,Ain
例:某计算机字长16位,采用16位定长指令字结构,部分数据通路 结构如下图所示:图中所有控制信号为1时表示有效,为0 时表示 无效.如MDRinE为1时表示允许数据从DB打入MDR,MDRin为1 时表示允许数据从内总线打入MDR.
现有指令ADD (R1),R0; (R0)+((R1)) →(R1),即将R0中 的数据与R1的内容所指主存单元的数据相加,并将结果 送入R1的内容所指主存单元中保存.
+
_
ALU
内部控制信号 外部控制信号
DBUS DR
…
DBUS PC MREQ R/W
状态寄存器 +1 PC AR PC
AC
控制单元CU … DR ALU 指令译码器 C
…
DR AC DBUS PC DR AC DR DBUS AR DR DBUS
OP
IR(AR)IR IR(AR) DBUS
DR IR
5.4 硬布线控制器(Hardwired control unit) 与PLA控制器
硬布线控制器(组合逻辑控制器)是由大量逻辑门电路和 触发器电路构成的非常复杂而庞大的树形逻辑网络.核心 为微操作产生部件(控制单元CU),以组合逻辑设计思想, 布尔代数为主要工具设计而成. 控制器发出的控制信号是空间和时间因素的函数,前者是 指操作在什么条件下进行,后者是指在什么时刻进行。 硬布线控制器的基本思想:某一微操作控制信号是指令 操作码译码输出、时序信号和状态条件的逻辑函数， 即用布尔代数写出逻辑表达式，然后用门电路和触发 器等器件实现。 微操作控制信号=机器周期 节拍 脉冲 操作码 机器 状态条件