件称为触发器。
Q
有效翻转
空翻
触发器的结构——在锁存器的基础上加上适当的控制线或控制电路。
PPT学习交流
18
二、主从RS触发器
1．电路结构 由两级门控RS锁存器串联组成。
CP 与CP’互补，使两个锁存器轮流工作。
QQ
5.2 触发器
从锁存器 主锁存器
1R C1 1S CP'
Q'
Q'
1
1R C1 1S
R
PPT学习交流
11
三、 门控RS锁存器
5.1锁存器
给锁存器加一个使能端E，只有E有效时，锁存器的状态才能改变
1．电路结构
Q
Q
Q
Q
G1 &
&
G2
1R C1 1S E
G3 &
&
G4
R
E
S
PPT学习交流
12
2．逻辑功能
5.1锁存器
当E＝0时，控制门G3、G4关闭，锁存器的状态保持不变。
当E＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。
第五章记忆单元电路
5.1 锁存器 5.2 触发器 5.3 集成锁存器与触发器 5.4 锁存器与触发器的VHDL描述
PPT学习交流
1
5.1 锁存器
一、具有记忆功能的双稳态元件 电路结构:由两个非门交叉连接而成。
电路特点:有两个互补的输出端:Q和 Q
有两个稳定的状态。
定义: 当Q=1, Q =0，称为“1”状态 当Q=0, Q =1，称为“0”状态，
Q G1
1
Q
1
G 2
两个状态都能够自维持，称为“自锁”或“锁存”。 “记忆”功能——电路一旦进入了“1状态”或“0状态”，无需输入信 号，只要不断电，其状态会被长久的记住。
PPT学习交流
2
二、 用与非门组成的RS锁存器
1. 电路结构: 增加两个输入端
R: 置0输入端 S: 置1输入端
Q
Q
5.1锁存器
Q
Q
功能表
0
1
RS
Qn Qn+1
功能
G1 &
11
G3 &
&
G2
0
&
G4
00 00 01 01
10 10
0
0
11
01 11
00 10
保持 置1
置0
0
1
R
E
S
11 11
0× 1×
不定
该锁存器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换
的方向；E控制状态转换的时刻。
PPT学习交流
13
波形图 已知同步RS触发器的输入波形，画出输出波形图。
？Q
1
G1 &
10 1
R
置0端
Q？
1
&
G
2
1 10
S
置1端
RS 00 01 10
11
功能表
Qn Qn+1
0× 1× 00 10
01 11
功能 不定 置0 置1
0
0 Qn+1＝Qn
11
保持
PPT学习交流
7
（3）波形分析
5.1锁存器
例5.1.1 在用与非门组成的RS锁存器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
Q
Q
1D C1
5.1锁存器
10 Q
G1 &
Q
01
&
G2
&
G3 G4 &
01 R
E
S 01
1
G5
G6 1
01
D
E
PPT学习交流
15
波形图
已知D锁存器的输入波形， 画出输出波形图。
1
2
E
D
Q
锁存 透明 锁存 透明 锁存
当E＝0时，Q状态被锁存。 当E＝1时，Q总是随着D状态的变化而变换。 所以D锁存器又被称为“透明锁存器”。
PPT学习交流
9
逻辑符号：
QQ
RS
5.1锁存器
高电平有效
由于该锁存器的触发信号是 高电平有效，因此在逻辑符号的 输入端处没有小圆圈。
波形分析：
R S
Q Q
PPT学习交流
10
5.1锁存器
基本RS锁存器的特点总结：
（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三 种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平 有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信 号只需要作用很短的一段时间，即“一触即发”。
逻辑符号
Q
Q
G1 &
R
置0端
&
G2
S
置1端
PPT学习交流
RS
低电平有 效
3
（2）逻辑功能
5.1锁存器
Q n+1 S Q S RQ S RQn
输出
（次态）
（输原出态）
（现态）
0态
Q
Q
1
0
RS 00
G1 &
&
G2
01
R称为置0输入端 低电平有效
功能表
Qn Qn+1
0 1 00 10
功能 置0
00
CP S R
5.1锁存器
Q0
Q
1
R、S控制状态转换的方向；CP控制状态转换的时刻。
PPT学习交流
14
四．D锁存器
RS锁存器的缺点：输出有不定状态。 为此将R、S端用一非门反相，变成
一个输入端D端。
D锁存器的功能表
ED 0×
10 11
QQ
不变
01 10
功能
保持
置0 置1
逻辑符号
设：D=1 设：D=0
PPT学习交流
5.1锁存器
Q
Q
G1 &
& G2
& G3 G4 &
E
R
S
1 G5
G6 1
D
16
5.1锁存器
锁存器的应用——计算机输出口
当计算机需要向外部端口输出数据时，首先在数据线上给出需要输 出的数据，然后给出一个高电平的锁存脉冲E，该脉冲将数据线上 的数据锁存到D锁存器。
Q0
Q1
锁存脉冲
Q
Q
1D C1
R
置0端
11
S
置1端
10
0
1
11
0
1

PPT学习交流
4
（2）逻辑功能
5.1锁存器
Q n+1 S Q S RQ S RQn
S称为置1输入端 低电平有效
1态
Q
Q
0
1
G1 &
&
G
2
11
R
置0端
00
S
置1端
RS 00 01 10
11
功能表
Qn Qn+1
0 1 00 10 01 11
0 1
功能
置0 置1
PPT学习交流
5
（2）逻辑功能
5.1锁存器
Q n+1 S Q S RQ S RQn
Q
11
G1 &
10
R
置0端
Q
0
&
G
2
11
S
置1端
RS 00 01 10
11
功能表
Qn Qn+1
0 1 00 10
01 11
功能
置0 置1
0
0 Qn+1＝Qn
11
保持
PPT学习交流
6
（2）逻辑功能
5.1锁存器
Q n+1 S Q S RQ S RQn
1D
C1
……
E
……
数据总线
Q7
Q 1D C1
D0 D1 D7
PPT学习交流
17
5.2 触发器
一、时钟信号与触发器
1. 时钟信号 ——跳变沿有效 当由0跳变成1，称为上升沿。 当由1跳变成0，称为下降沿。
上升沿
下降沿
2. 空翻——在一个E周期内多于一次的翻转
1
2
E
只在时钟信号跳变沿改变
D
状态且没有空翻的记忆元
R S
Q Q
PPT学习交流
8
三、用或非门组成的RS锁存器
5.1锁存器
逻辑功能：
00 Q
Q1
G1 ≥1
1 1S
≥1 G2
0 R0
RS 00 01 10
11
功能表
Qn Qn+1
0
0
1
1
01 11
00 10
0× 1×
功能 保持 置1 置0
不定
S仍然称为置1输入端，但为高电平有效。
R仍然称为置0输入端，也为高电平有效。