按键消抖的原理和基于verilog的消抖设计
按键开关是各种电子设备不可或缺的人机接口。

在实际应用中，很大一部分的按键是机械按键。

在机械按键的触点闭合和断开时，都会产生抖动，为了保证系统能正确识别按键的开关，就必须对按键的抖动进行处理。

在系统设计中，有各种各样的消除按键抖动的设计方法，硬件电路和软件设计都很成熟。

不过我们这里要从另外一个角度来讨论按键的消抖，并给出一个用verilog给出一个具体的实现。

首先，看一个普通的机械按键的触点在闭合与断开时的波形（用示波器抓取）。

下面的四张图都是按键在闭合的时候抓到的波形。

可以看到两个明显的趋势：1. 按键在几个us之内就可以达到稳定状态，从高电平转换到底电平；2. 在高电平转换到低电平的过程中，触点有非常明显的抖动。

下面的两张图是按键在断开的时候抓到的波形。

也可以看到两个明显的趋势：1. 按键的变化趋势比较缓慢，从低电平变为高电平需要大概10~20ms的时间；2. 按键断开时没有闭合时那么大的抖动
下面两张图是用手迅速闭合按键然后就断开时，按键的输出波形。

在处理按键抖动的程序中，必须同时考虑消除闭合和断开两种情况下的抖动。

所以,对于按键消抖的处理，必须按最差的情况来考虑。

我们从上面的图上可以看到，按键输出的信号的跳变时间（上升沿和下降沿）最大是在20ms左右。

按键一次闭合最短的时间大概是120ms 左右。

如果我们把按键的输出做为一个时钟域（时钟频率未知，但信号的slow rate是已知的，既最大20ms左右）的信号，用另外一个时钟来采集这个按键的输出，则就可以把按键的消抖归结为一个最基本的CDC问题来处理。

而问题的核心是如何确定采集时钟的频率。

假设采集时钟的周期小于20ms，那么，采集时钟就有可能两次采到按键断开时的不。