中兴通讯校园招聘笔试样卷（硬件）第一部分，选择题（每题2分，共40分）1.8031有多少个8位并行口？(A) 1 (B) 2 (C) 3 (D) 4答案：D难度级别：基础出处：单片机I级第10题考察的知识点：51单片机的基本结构2.以下哪种方式是单片机系统中常用的串行通讯方式？(A) ＵＳＢ (B) ＩＰ (C) ＲＳ-４８５ (D) HDLC答案：C难度级别：基础考察的知识点：51单片机的基本通讯方式3.CPU最小系统应包括哪些部分？？(A) CPU、电源，时钟，程序存储器、232接口(B) CPU、电源，时钟，程序存储器、USB接口处理(C) CPU、电源，时钟，程序存储器、数据存储器(D) CPU、程序存储器、数据存储器，EPLD逻辑答案：C难度级别：基础出处：单片机I级第12题考察的知识点：计算机硬件的基本知识4.单片机的基本操作周期和外部时钟周期的关系是什么？(A) 一个基本操作周期由6个外部时钟周期组成(B) 一个基本操作周期由8个外部时钟周期组成(C)一个基本操作周期由10个外部时钟周期组成(D) 一个基本操作周期由12个外部时钟周期组成答案：D难度级别：一般难度出处：单片机II级第23题考察的知识点：单片机硬件的基本知识5.目前可编程器件通用的硬件描述语言有哪两种？(A) VHDL和C (B) VHDL和Verilog (C) AHDL和Verilog。
(D) C和Verilog。
答案：B难度级别：基础出处：FPGA I级第6题考察的知识点：可编程器件设计语言的基本知识6.目前可编程器件的逻辑设计方法有哪两种？(A) 图形描述设计和C语言 (B) 图形描述设计和汇编语言(C) C语言和硬件描述语言 (D) 图形描述设计和硬件描述语言答案：D难度级别：基础出处：FPGA I级第5题考察的知识点：可编程器件设计的基本知识7.根据FPGA和CPLD的特点，各适用于什么情况？(A) CPLD适逻辑较小的设计，FPGA适用于逻辑规模较大的设计(B) CPLD适用逻辑较大的设计，FPGA适用于逻辑规模较小的设计(C) CPLD适用组合逻辑的设计，FPGA适用于时序逻辑的设计(D) CPLD适用时序逻辑的设计，FPGA适用于组合逻辑的设计答案：A难度级别：基础出处：FPGA I级第14题考察的知识点：可编程器件的基本知识。
8.Verilog HDL中的“~”和“！”操作符号的含义是？(A) “~”操作符号是按位取反，“！”操作符号是逻辑非。
(B) “~”操作符号是逻辑非，“！”操作符号是按位取反。
(C) “~”操作符号是逻辑或，“！”操作符号是逻辑与。
(D) “~”操作符号是逻辑与，“！”操作符号是逻辑非。
答案：A难度级别：一般难度出处：FPGA II级 27题考察的知识点：可编程器件设计语言的基本知识，是否用语言做过设计。
9.以下关于时序逻辑和组合逻辑，同步逻辑和异步逻辑的解释哪种是正确的？(A) 时序逻辑是依靠时钟触发的逻辑，组合逻辑是不依靠时钟触发的逻辑，同步逻辑是相关信号由同一个时钟驱动；异步逻辑是相关信号使用不同时钟驱动(B) 时序逻辑是相关信号由同一个时钟驱动的逻辑，组合逻辑是不依靠时钟触发的逻辑，同步逻辑是依靠时钟触发的逻辑；异步逻辑是相关信号使用不同时钟驱动(C) 时序逻辑是不依靠时钟触发的逻辑，组合逻辑是依靠时钟触发的逻辑，同步逻辑是相关信号由同一个时钟驱动；异步逻辑是相关信号使用不同时钟驱动(D) 时序逻辑是依靠时钟触发的逻辑，组合逻辑是是相关信号使用不同时钟驱动的逻辑，同步逻辑是相关信号由同一个时钟驱动；异步逻辑是依靠时钟触发的逻辑答案：A难度级别：一般难度出处：FPGA II第45题10.分析下面的Verilog HDL代码，指出 b 的数值是多少。
wire [7:0] a;wire b;assign a = 8’d20;assign b = ~(^a);？(A) 1 (B) 2 (C) 3 (D) 4答案：A难度级别：高难度出处：FPGA III第30题考察的知识点：是否熟悉可编程器件设计语言。
11.与通用微处理器相比，DSP有什么特点？难度级别：基础出处：DSP I级第9题(A) 数据处理能力更强，控制能力更强 (B) 数据处理能力更强，控制能力较差(C) 数据处理能力和控制能力都要差 (D) 数据处理能力差, 控制能力强答案：B难度级别：基础出处：DSP I级第9题考察的知识点：DSP方面的基本知识。
12.根据采样定理，采样频率至少应是信号最高频率的几倍。
？(A) 1 (B) 2 (C) 3 (D) 4答案：B难度级别：基础出处：DSP I级第10题考察的知识点：DSP方面的基本知识。
13.对于一个按帧处理的应用，帧长为10ms，预计需要处理10百万条指令，那么选用处理能力为多少的DSP最经济（处理能力和价格成正比）实用？(A) 10MIPS (B) 100MIPS (C) 1600MIPS (D) 2400MIPS答案：C难度级别：高难度出处：DSP II级第1题考察的知识点：DSP设计方面的基本知识，是否使用DSP做过设计。
14.MIPS的含义是什么？(A) MIPS的含义为万条指令/秒 (B) MIPS的含义为百万条指令/秒(C) MIPS的含义为千条指令/秒 (D) MIPS的含义为百条指令/秒答案：B难度级别：一般难度出处：DSP II级第16题15.按照npn或者pnp晶体管接地方式不同，将放大电路分为哪几类？(A) 共基级、共发射级 (B) 共基级、共发射级、共集电极(C)共基级、共集电极 (D)共发射级、共集电极答案：B难度级别：基础出处：IC I级第2题考察的知识点：模拟电路方面的基本知识。
16.电路输入V I、输出V O的波形如图所示，实现如图功能的最简电路类型是哪种？(A) 二进制计数器 (B) 施密特触发器(C) 单稳态触发器 (D)以上皆不是答案：B难度级别：高难度出处：IC I级第7题考察的知识点：数字电路电路方面的知识，是否动手设计过数字电路。
17.能实现总线连接方式的门为？(A) TTL三态门 (B) OC门(C) TTL与非门 (D) TTL或非门答案：A难度级别：一般难度出处：IC II级第8题考察的知识点：数字电路电路方面的知识，是否动手设计过数字电路。
18.由于光纤色散和衰减等限制,目前光缆最佳工作波长中心值为那两种?(A) 1310m和1550m (B) 1310m和1500m(C)1200m和1550m (D)1300m和1550m答案：A难度级别：基础出处：光通讯I级第1题考察的知识点：光传输方面的基本知识。
19.PCM编码每秒钟采样多少次?(A) 4000次 (B) 6000次(C) 8000次 (D) 10000次答案：C难度级别：基础出处：光通讯I级第8题考察的知识点：通信方面的基本知识。
20.单片机的P0口是地址和数据复用的，它与外部程序存储器的正确连接方式是？(A) 外部加锁存器将此地址数据锁存，地址锁存信号用ALE(B) 外部加锁存器将此地址数据锁存，地址锁存信号用PSEN(C)外部加锁存器将此地址数据锁存，地址锁存信号用RD(D)外部加锁存器将此地址数据锁存，地址锁存信号用ALE与PSEN的与信号答案：A难度级别：一般难度出处：单片机II级第17题考察的知识点：单片机设计方面的知识，是否动手设计过单片机电路。
第二部分，判断题（每题2分，共40分）1.SDH体系中STM-1对应的速率是155.52M bps(bit/s)。
答案：正确难度级别：基础出处：光通讯I级第10题考察的知识点：SDH传输的基本概念2.有些信号特别是时钟信号,一般在输出端串一电阻,其目的是主要是使信号阻抗匹配,减少信号的反射,提高信号传输效果。
答案：正确难度级别：一般难度出处：光通讯II级第5题考察的知识点：电路设计的基本常识3.DMA是一种在传送过程中不需要CPU干预但需要软件介入的传送方式。
答案：错误难度级别：基础出处：单片机I级第17题考察的知识点：计算机硬件的基本概念4.单片机的工作电压一般是5V，在任何情况下均可以与工件电压为3.3V, 2.5V或1.8V的器件进行相联。
答案：错误难度级别：基础出处：光通讯I级第19题考察的知识点：电路设计常识5.为防止程序跑飞，只要有看门狗电路即可，不需程序介入。
答案：错误难度级别：基础考察的知识点：电路设计常识6.单片机中 mov, movx, movc 这三条语句的区别是：mov是对内部寄存器或内部RAM的寻址。
movx是对外部RAM的寻址语句，movc是对外部程序存贮器的寻址语句。
答案：正确难度级别：一般出处：单片机II级第20题考察的知识点：51单片机编程的基本概念7.当51系列单片机用于片外程序存储器的“读”控制时，使用“RD”信号。
答案：错误难度级别：一般出处：单片机III级第18题考察的知识点：51单片机电路设计的基本概念8.这个单片机阻容复位电路的复位信号是低电平有效。
答案：错误难度级别：一般难度出处：单片机III级第21题考察的知识点：单片机电路设计的基本概念9.锁相环电路的基本构成是：VCO （压控振荡器），PD （鉴频/鉴相器），LF（环路滤波器），÷N （分频器）（PLL）。
答案：正确难度级别：一般难度出处：射频III级第17题考察的知识点：锁相环电路的基本概念10.VHDL语言设计的基本单元是实体说明（Entity Declaration）和构造体（Architecture body）。
答案：正确难度级别：基础出处：FPGAI级第8题考察的知识点：VHDL语言的基本知识11.VERILOG语言中，运算符‘&’逻辑与，‘&&’是位与。
答案：错误难度级别：一般难度出处：FPGAII级第35题考察的知识点：VERILOG语言的基本知识12.在可编程逻辑器件中，使用异步电路可以避免器件受温度，电压，工艺的影响，易于消除电路的毛刺，使设计更可靠，单板更稳定。
答案：错误难度级别：一般难度出处：FPGAII级第46题考察的知识点：可编程逻辑设计的基本常识13.数字电路设计中，建立时间（setup time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，保持时间（hold time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
答案：错误难度级别：一般难度出处：FPGAIII级第5题考察的知识点：数字电路设计基本知识14.TTL电平输入电平标准是：最高的输入低电平是0.8V，最低的输入高电平是2.0V。
答案：正确难度级别：一般难度考察的知识点：IC器件的使用常识15.在数字电路设计中消除毛刺的主要方法是尽量采用同步电路，不使用组合逻辑做时钟和复位信号。