北京邮电大学电子电路（802）模拟试题
模拟部份
一：判断题（每小题2分，共10分）
（1）在N型半导体中如果掺入足够量的三价元素，可将其改型为P型半导体。
（）
（2）因为N型半导体的多子是自由电子，所以它带负电。
（）
（3）PN结在无光照、无外加电压时，结电流为零。
（）
（4）处于放大状态的晶体管，集电极电流是多子漂移运动形成的。
（）
（5）在正弦波振荡电路中，若电路结构和参数已经给定，并可以稳定的产生正弦振荡，则其振荡频率是唯一的。
（）
二：选择填空题（每小题2分，共20分）
（1）对于放大电路，所谓开环是指。
A．无信号源 B．无反馈通路
C．无电源 D．无负载
而所谓闭环是指。
A．考虑信号源内阻 B．存在反馈通路
C．接入电源 D．接入负载
（2）在输入量不变的情况下，若引入反馈后，则说明引入的反馈是负反馈。
A．输入电阻增大 B．输出量增大
C．净输入量增大 D．净输入量减小
（3）直流负反馈是指。
A．直接耦合放大电路中所引入的负反馈
B．只有放大直流信号时才有的负反馈
流 C．在直流通路中的负反馈
（4）交负反馈是指。
A．阻容耦合放大电路中所引入的负反馈
B．只有放大交流信号时才有的负反馈
C．在交流通路中的负反馈
（5）为了避免50Hz电网电压的干扰进入放大器，应选用滤波电路。
（6）已知输入信号的频率为10kHz～12kHz，为了防止干扰信号的混入，应选用滤波电路。
（7）为了获得输入电压中的低频信号，应选用滤波电路。
A带阻 B带通 C低通
(8) 理想运算放大器的两个输入端的输入电流等于零，其原因是（）。
A 同相端和反相端的输入电流相等而相位相反
B 运放的差模输入电阻接近无穷大
C 运放的开环电压放大倍数接近无穷大
(9)在运算放大器电路中，引入深度负反馈的目的之一是使运放 ( )。
A 工作在线性区，降低稳定性
B 工作在非线性区，提高稳定性
C 工作在线性区，提高稳定性
（10）电路中D1和D2
管的作用是消除。
A．饱和失真B．截止失真C．交越失真三：计算题（每小题15分，共45分）
R L 500
R
v s
4kΩ
例3 在如图所示的电路中，A1和A2为理想运放，电容的初始电压vc(0)=0。
（1）写出Vo 与Vi1、Vi2和Vi3之间的关系式；
（2）写出当电路中的电阻R1=R2=R3=R4=R5=R6=R 时，输出电压Vo 的表达式。
数字部分
一．判断题：(10分)（在本题下方的表格中对应题号填入√或×）
1.电路的输出仅取决于电路当前的输入，该电路为组合逻辑电路。
2.由与、或、非门电路构成的逻辑电路一定是组合逻辑电路。
3.TTL 与非逻辑门的某输入端悬空时，可认为输入是逻辑“1”。
4.若让TTL 电路的某输入端接低电平，可直接接地或通过任意阻值的电阻接地.
5.OC 门的输出相互连接并接上拉电阻后，实现“线或”功能。
二．选择填空题（20分，每空2分）（将正确答案填入本题下方的表格中，可能为多选题。
） 1．若输入AB 均为1时，输出F ＝0，否则输出F ＝1，输入和输出之间的逻辑关系为：（）。
（A ）异或(B)同或(C)与非(D)或非
2．在图2-1的TTL 门电路中，输出为高电平的有（）
i v i v o
5．已知某TTL门电路的输出端最大灌电流负载能力为4mA，最大拉电流负载能力为2mA。
其输入端低电平的输入最大电流为-1mA(流出输入端)，输入端高电平时的输入最大电流为
0.1mA(流入输入端)，该门电路的扇出系数为：（）
(A) 40 (B) 4(C)20 (D) 2
6．十进制数58对应的等值二进制数是()
（A）(101011)2（B）(111010)2 （C）(110011)2（D）(100010)2
7．用以下( )电路构成模8 计数器时，实现脉冲分配器的译码电路最简单?
(A)同步计数器(B)异步计数器(C)环形计数器(D)扭环形计数器
三．组合逻辑分析设计（10分）
逻辑电路见图3-1，输入变量为A、B、C、D（包括反变量），输出端为F。
要求：
（1）根据逻辑图写出输出F的表达式。
（2）采用卡诺图法简化该电路，写出最简与或表达式。
（3）用最少的或非门实现上述逻辑函数，画出逻辑图。
四．中规模组合逻辑设计（15分）
试用八选一数据选择器实现表5-1所示的逻辑功能。
数据选择器的A2A1A0为地址输入端，D0～D7为数据输入端，要求使用A2A1A0分别接输入信号ABC。
数据选择器的输出逻辑函数式为：
要求完成：（1）在给出的真值表中填入输出值（表5-2）；
（2）在图5-1所示片脚图上标明D0－D7的输入信号。
五．同步时序电路分析（10分）
图下为一同步时序电路，
（1）作为计数器时，该电路为几进制计数器？
（2）作出状态转移图。
（3）能否自启动？
（4）作为序列信号发生器时，从Q2输出的信号序列是什么？（设初始状态为000）
六．中规模时序逻辑设计（10 分）
74LS561 为四位二进制同步加法计数器。
功能表如表7-1 所
示（QD 为高位输出）。
其中OC 为输出高阻控制端， RCO为与
时钟同步的进位输出，进入1111 状态后由RCO端输出负脉冲。
表7-1 74LS561 功能表
请使用最少外围逻辑器件，采用同步预置法、异步复位法分别
实现九进制计数器，在对应的图上画出连接线；标出控制端的
电平、预置法（作为预置控制信号）实现时的预置值；采用复位法实现计数器时，外部器件要求使用与非门。
参考答案
模拟部份
一．判断题
（1）√（2）×（3）√（4）×（5）√
二：选择填空题
（1）B,B（2）D（3）C（4）C（5）带阻（6）带通（7）C（8）B（9）C（10）C 三：计算题
1：
2：
3：解
（1）
数字部份
一：判断题
1 2 3 4 5
√×√××
二．选择填空题
1 2 3 4 5 6 7
A B B C C D AC
D
三．组合逻辑分析设计（10分）
四：中规模组合逻辑设计（15分）
五．同步时序电路分析（10分）
六．中规模时序逻辑设计（10分）。