课程设计名称：电子技术课程设计题目：多功能定时器学期：2014-2015学期专业：智控班级：13-2*名：***学号：**********指导教师：***辽宁工程技术大学课程设计成绩评定表课程设计任务书一、设计题目：多功能定时器二、设计任务及要求：设计一款通用性较强的多功能定时器，它既可以对应用电器进行一次定时控制，又可以对电气进行循环控制。
电路要求由电源电路、可控脉冲发生器、延时控制电路和控制执行电路组成。
三、设计计划1）设计时间一周；2）最终提交原理图或结果仿真。
四、设计要求1）定时和控制选用555定时器和十进制计数器；2）设计方案要有比较环节；3) 并且一次定时时间可设定5min—18h，循环定时时间55min—20h；设定控制功率为500W，自身耗电要小于1W。
4）用绘图软件绘制原理图。
指导教师：谢国民日期：2015年7月1日1.摘要 (2)2.设计总体方案 (5)2.1设计基本思路 (5)2.2设计总流程图 (7)3.555定时器，CD4518和CD4011介绍 (7)3.1 555定时器 (7)3.2 CD4518 (9)3.3 CD4011引脚图 (11)4. 数字逻辑控制，脉冲信号产生，计数器计数和数码管显示模块电路图 (12)4.1 数字逻辑控制模块 (12)4.1.1 数字逻辑控制模块电路图 (12)4.1.2 数字逻辑控制模块原理 (13)4.2 脉冲信号产生模块 (13)4.2.1 脉冲信号产生模块电路图 (13)4.2.2 冲信号产生模块原理 (14)4.3 计数器计数模块 (15)4.3.1 计数器计数电路图 (15)4.3.2 计数器计数模块原理 (16)4.4 显示器模块 (16)5. 电路的总体设计与调试 (17)5.1 总体电路原理图 (17)5.2 总电路工作原理 (17)6. 课程设计收获与体会 (18)7. 参考文献 (18)本次课程设计利用555定时器以及数字逻辑芯片和数码管实现数字电子计时器功能，设计一款通用性较强的多功能定时器，它既可以对应用电器进行一次定时控制，又可以对电气进行循环控制。
电路要求由电源电路、可控脉冲发生器、延时控制电路和控制执行电路组成。
在实际生活中应用很广。
根据日常生活中观察，数字式计时器设计成型后供扩展的方面很多，例如自动报警、按时自动打铃等。
因此，与机械式时钟相比具有更高的可视性和精确性，而且无机械装置，具有更长的使用寿命，所以研究数字钟及扩大其应用，有着非常现实和实际的意义。
目前，数字计数器的功能越来越强，并且有多种专门的大规模集成电路可供选择。
但从知识储备的角度考虑，本设计是以中小规模集成电路设计数字钟的一种方法。
数字计数器包括组合逻辑电路和时序电路。
2. 系统设计总体方案2.1 设计基本思路任务书要求设计一款通用性较强的多功能定时器，它既可以对应用电器进行一次定时控制，又可以对电气进行循环控制。
电路要求由电源电路、可控脉冲发生器、延时控制电路和控制执行电路组成。
从而完成此课题，可以将这整个计数系统，分为几个模块进行分析。
首先是数字逻辑控制模块，通过使用门电路来控制计时器进位及清零。
然后是脉冲信号产生模块，由一个振荡电路来产生一个固定频率的脉冲信号，作为计时器的时基信号。
再者是计时数计数模块，接收计时及中断信号脉冲，从而控制计数器计数，且有清零功能，该模块选用十进制计数器。
最后是译码显示模块，该模块要显示00到99的数字，选用十进制计数器的基础上，通过它们之间的级联，最终显示相应数字，实现计数。
2.2 设计总流程图图1 设计总流程图3.555定时器，CD4518和CD4011介绍3.1 555定时器555定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极型（TTL）工艺制作的称为 555，用互补金属氧化物（CMOS ）工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。
555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。
它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。
它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS 触发器和放电管的状态。
在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的反相输入端的电压为 2VCC /3，C2 的同相输入端的电压为VCC /3。
若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。
如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置0，使输出为 0 电平。
它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。
2脚：低触发端。
3脚：输出端Vo。
4脚：是直接清零端。
当此端接低电平，则时基电路不工作，此时不论TR、TH 处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
6脚：TH高触发端。
7脚：放电端，该端与放电管集电极相连，用做定时器时电容的放电。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。
一般用5V。
图2 555定时器引脚图图3 555定时器原理图3.2 CD4518CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。
CD4518引脚功能（管脚功能）如下：图4 CD4518芯片1CP、2CP：时钟输入端。
1CR、2CR：清除端。
1EN、2EN：计数允许控制端。
Q1A～Q4A：计数器输出端。
Q1B～Q4B：计数器输出端。
Vdd：正电源。
Vss：地。
CD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～15，该CD4518计数器是单路系列脉冲输入（1脚或2脚，9脚或10脚），4路BCD码信号输出（3脚～6脚，11脚～14脚）。
CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发，信号由CP输入，此时EN端为高电平（1）,若用时钟下降沿触发，信号由EN输入，此时CP端为低电平（0）,同时复位端Cr也保持低电平（0）,只有满足了这些条件时,电路才会处于计数状态，否则没办法工作。
将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已变成串行计数了。
需要指出，CD4518未设置进位端，但可利用Q4做输出端。
有人误将第一级的Q4端接到第二级的CP端，结果发现计数变成“逢八进一”了。
原因在于Q4是在CP8作用下产生正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一”的进位信号。
正确接法应是将低位的Q4端接高位的EN端，高位计数器的CP端接VSS。
3.3 CD4011引脚图图5 CD4011芯片功能图图6 CD4011引脚图管脚功能：1A 数据输入端2A 数据输入端3A 数据输入端4A 数据输入端1B 数据输入端2B 数据输入端3B 数据输入端4B 数据输入端1Y 数据输出端2Y 数据输出端3Y 数据输出端4Y 数据输出端VDD 电源正VSS 地 VDD电压范围：－0.5v to 18v功耗：双列普通封装 700MW 小型封装 500MW工作温度范围：CD4011BM -55℃ - +125℃ CD4011BC -40℃ - +85℃X Y Q 动作0 0 1 禁止表1 CD4011真值表(1)当X=0、Y=0时，将使两个NAND门之输出均为1，违反触发器之功用，故禁止使用。
如真值表第一列。
(2)当X=0、Y=1时，由于X=1导致NAND-A的输出为“1”，使得NAND-B的两个输入均为“1”，因此NAND-B的输出为“0”，如真值表第二列。
(3)当X=1、Y=0时，由于Y=0导致NAND-B的输出为”1”，使得NAND-1的两个输入均为“1”，因此NAND-A的输出为“0”，如真值表第三列。
(4)当X=1、Y=1时，因为一个“1”不影响NAND门的输出，所以两个NAND 门的输出均不改变状态，如真值表第四列。
4. 数字逻辑控制，脉冲信号产生，计数器计数和数码管显示模块电路图4.1 数字逻辑控制模块4.1.1 数字逻辑控制模块电路图图7 数字逻辑电路4.1.2 数字逻辑控制模块原理在点击绿色箭头开始，电容开始充电，此时J1按下时，电阻下端1为低电平，电容下端6为低电平，继而U2B端为低电平；如果此刻按下J2，则4端为低电平，发出脉冲到U2B,而1和6输出低电平到与非门U2A，U2A输出高电平到U2B，此时0和1输入到与非门U2B ，继而U2B输出高电平。
4.2 脉冲信号产生模块4.2.1 脉冲信号产生模块电路图图8 脉冲信号产生电路图下图是该频率波形图：图9 振荡器输出波形图4.2.2 冲信号产生模块原理振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。
图10 振荡器电路图接通电源后，电容C3被充电，v C 上升，当v C 上升到大于2/3V CC 时，触发器被复位，放电管T 导通，此时v 0为低电平，电容C3通过R 2和T 放电，使v C 下降。
当v C 下降到小于1/3V CC 时，触发器被置位，v 0翻转为高电平。
电容器C3放电结束,所需的时间为：CR C R Vcc VccC R t 22217.02ln 3/13/2ln≈=--=当C3放电结束时，T 截止，V CC 将通过R 1、R 2向电容器C3充电，v C 由1/3V CC上升到2/3V CC 所需的时为：()()()CR R C R R Vcc Vcc VccVcc C R R t 21212127.02ln 3/23/1ln+≈+=--+=当v C 上升到2/3V CC 时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为:()C R R t t f 212143.11+≈+=本设计中，由电路图和f 的公式可以算出，微调R10=10k ，R11=2.21k 左右，其输出的频率为f=100Hz.4.3 计数器计数模块 4.3.1 计数器计数电路图图11 计数器电路4.3.2 计数器计数模块原理CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平（1）,若用时钟下降沿触发,信号由EN输入,此时CP端为低吨平（0）,同时复位端Cr也保持低电平（0）,将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已变成串行计数了，将低位的Q4端接高位的EN端，高位计数器的CP端接USS，电路处于计数状态。