EDA技术课程设计
——多功能数字钟
学院：城市学院
专业、班级：电子C154
姓名：高阳夏岩
学号：158102 58128
指导老师：安亚军
2017年12月
一实验目的
1、具有时、分、秒记数显示功能，以24小时循环计时。

2、要求数字钟具有清零、调节小时、分钟功能。

3、具有整点报时，整点报时的同时LED灯花样显示
二实验原理
1时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。

2时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。

我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。

3清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。

可以根据我们自己任意时间的复位。

4蜂鸣器在整点时有报时信号产生，蜂鸣器报警。

产生“滴答.滴答”的报警声音。

5LED灯在时钟显示时有花样显示信号产生。

即根据进位情况，LED不停的闪烁，从而产生“花样”信号
三实验内容
1时钟记数部分
1）小时部分
其VHDL描述如下
编译，无误。

经仿真，其波形如下
2）分钟部分
其VHDL描述如下
编译，无误。

经仿真，其波形如下
3）秒部分
其VHDL描述如下
编译，无误。

经仿真，其波形如下
2整点报时部分，其VHDL描述如下
编译，无误。

经仿真，其波形如下
3驱动8位八段共阴扫描数码管的片选驱动信号输出部分
其VHDL描述如下
编译，无误。

经仿真，其波形如下
4驱动八段字形译码输出部分
该模块功能：信号输入后，模块驱动八段字形译码输出，A，B，C，D，E，F，G分别接八段共阴级数码管7个接口，即有字形输出。

其VHDL描述如下
编译，无误。

经仿真，其波形如下
5数字时钟系统顶层原理图
编译，无误。

经仿真，其波形如下
四实验结论
通过本次实验使我对MAX+plusⅡ软件的使用流程和VHDL的描述有更深刻的学习，进一步了解不同的方法设计全加器。