例：纯净硅晶体中硅原子数为1022/cm3数量级， 在室稳下，载流子浓度10 为ni=pi=1010数量级， 掺入百万分之一的杂质（1/10-6），即杂质浓度
为1022*（1/106）=1016数量级， 则掺杂后载流子浓度为1016+1010，约为1016数量级，
比掺杂前载流子增加106，即一百万倍。
3.设计模型参数
• 利用微电子结构图组技术的期间测试结构来提 取设计模型参数。建立VLSI库单元特性的一个 关键，在于是否有一个可靠的，并能正确反映 其工艺的器件模型参数。
2.2.1 晶圆的表形构成
4.焊盘
• 传统的方法是把芯片进行封装后提供给用户使 用，为此，就必须把芯片上的功能电路与外部 连接，即芯片上把焊盘作为引线的压焊点，兼 做测试点
PN结的形成及特性
PN结的形成 PN结的单向导电性
PN结的形成
在一块本征半导体 两侧通过扩散不同的杂 质,分别形成N型半导体 和P型半导体。
+ 三价的元素
+ 五价的元素
因浓度差
产生多余空穴
产生多余电子
动画
多子的扩散运动 由杂质离子形成空间电荷区
空间电荷区形成内电场
内电场促使少子漂移 内电场阻止多子扩散
(1) 正向特性
正向区分为两段：
当0＜V＜Vth时，正 向电流为零，Vth称死 区电压或开启电压。
当V ＞Vth时，开始 出现正向电流，并按 指数规律增长。
硅二极管的死区电压Vth=0.5~0.8V左右， 锗二极管的死区电压Vth=0.2~0.3 V左右。
2.2.2 晶体管基本原理和结构
2.双极型晶体管
非晶硅是一种直接能带半导体，也就是没有和周 围的硅原子成键的电子，这些电子在电场作用下 就可以产生电流，因而非晶硅可以做得很薄，还 有制作成本低的优点．
2.1.1 硅片制备与检测
1.几何尺寸形状
• 硅片的几何形状为圆形薄片，圆硅片边缘有定 位边（或称“参考面”），短的次定位边（次 参考面）。
2.2.1 晶圆的表形构成
微电ቤተ መጻሕፍቲ ባይዱ测试结构图
微电子测试结构图是指一种用于微电子器 件生产中，有别于芯片上所集成的核心功 能电路的特种图形结构。微电子测试结构 图组可用于评价晶圆片级集成电路的材料、 掺杂和刻蚀的均匀性，工艺装备的完好性， 工艺、结构与器件参数的一致性及工艺的 稳定性。
微电子测试结构图
• 双极型器件有电子和空穴两种载流子参与导电。 双极型NPN是由一个NP结和一个PN结，以及 两个结中间一个共享的很窄的P型区而构成的 三端有源器件。
BJT的开关特性
vI=0V时: iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路, vI=5V时: iB0，iC0，vO＝VCE≈0.2V，c、e极之间近似于短路,
• 通常，检测硅片缺陷的方法是先对硅片进行选 择性的化学/电化学腐蚀，再利用光学显微镜观 察其表面微结构和缺陷，做缺陷性质判断和计 数评估，这是一种常用的快速、低成本检测单 晶硅片缺陷的方法。
半导体的基本知识
根据物体导电能力(电阻率)的不同，划分为导体、绝缘 体和半导体。
半导体的电阻率为10-3～109 cm。典型的半导体有硅 Si和锗Ge以及砷化镓GaAs等。 半导体的特点： 1）导电能力不同于导体、绝缘体； 2）受外界光和热刺激时电导率发生很大变化——光敏元件、 热敏元件； 3）掺进微量杂质，导电能力显著增加——半导体。
• 为了产生质量好、成本低、可靠性高的集成电 路，工艺过程必须处于“统计受控”的状态。 在集成电路生产中普遍采用统计过程控制技术 （SPC）。SPC利用数理统计分析理论，将微 电子测试结构图组连续采集的大量工艺参数数 据转换成信息，以确认、改善或纠正工艺过程 特征，保证产品质量、成品率和可靠性。
微电子测试结构图
2.1.2 半导体材料与特性
概述
Ge,只用于某些特殊器件和光电探测器，半导体级 的纯锗成本比纯硅高10倍。
Si一直是半导体工业和集成电路的主材料，其不可 替代性在于地球上Si元素及其丰富（占地壳27%）， 仅次于氧
2.1.2 半导体材料与特性
硅的基本特性
• 硅有若干特性，硅的导电性可以由掺杂来控制， 常温下导电性主要由杂志来决定；
1.工艺监控参数
• （1）在工艺参数的监测中，最典型的微电子 测试结构是范德堡（VDP）测试结构，它主要 用于测量各种掺杂区域的薄层电阻。其测试结 构有圆形VDP，圆形栅极VDP、偏移方形十字、 大希腊十字形、小希腊十字形和正十字形六种， 其中，正十字形VDP测试结构经常被使用。
2.3.2 微电子测试结构图
• 然后对硅片腐蚀，以去除硅片表面损伤层，确保硅片 具有高平整度和平行度的光滑表面，再对硅片抛光。
• 最后，把放有合格硅片的片架放入冲氮的密封传送盒 之前，需对硅片进行超净态的清洗和质量校验。
2.1.1 硅片制备与检测
3.基本检测项目
• 硅片的主要质量要求如表
2.1.1 硅片制备与检测
4.基本检测方法
微电子测试结构图
• （2）金属-半导体接触电阻测试结构。随着电 路结构尺寸越来越小。IC特征尺寸按比例因子 K减小，引线孔的面积按K2的关系缩小，则金 属-半导体接触电阻会以K2的速率增加。如何 正确的测定金属-半导体接触电阻或接触电阻率 成为了一个重要的问题。
微电子测试结构图
2.电路质控参数
PN结的单向导电性
(1) PN结加正向电压
外加的正向电压，方
向与PN结内电场方向相反，
削弱了内电场。于是,内
电场对多子扩散运动的阻
碍减弱，扩散电流加大。
扩散电流远大于漂移电流，
可忽略漂移电流的影响，
PN结呈现低阻性。P区的
电位高于N区的电位，称
为加正向电压，简称正偏。
动画
（2）PN结加反向电压
外加反向电压,方向与PN结内电场方向相同，加强 了内电场。内电场对多子扩散运动的阻碍增强，扩散 电流大大减小。此时PN结区的少子在内电场的作用下 形成的漂移电流大于扩散电流，可忽略扩散电流，PN 结呈现高阻性。 P区的电位低于N区的电位，称为加反 向电压，简称反偏。
iC＝ICS≈
VCC Rc
且不随iB增加 而增加
VCE＝VCC－iCRc VCES ≈ 0.2~0.3 V
可变
很小，约为数 百欧，相当于 开关闭合
2.2.2 晶体管基本原理和结构
3.MOS晶体管
• MOS型晶体管属于场效应晶体管，是一种电压 控制的单极四端器件。场效应器件分为绝缘型 （MOSFET/MESFET）和结型（JFET）两种。
+4 空穴 +4
+4
+4
+4 +4
+4
+4
自由电子
+4
+4
+4 +4
动画1-1
自由电子产生的同时，在其原来的共价键中就出现了一个空位，
这个空位为空穴。
因热激发而出现的自由电子和空穴是同时成对出现的，称为电
子空穴对。
返回
杂质半导体
在本征半导体中掺入某些微量元素作为杂质，可使半导 体的导电性发生显著变化。掺入的杂质主要是三价或五价元 素。掺入杂质的本征半导体称为杂质半导体。
BJT的开关条件
工作状态
截止
条件
iB≈0
发射结和集 偏置情况 电结均为反
偏
工
集电极电 流
作
特
点 管压降
iC ≈ 0 VCEO ≈ VCC
很大，约为
c、e间等 数百千欧， 效内阻 相当于开关
断开
放大
0 < iB <
I CS

饱和
iB >
ICS
发射结正偏， 发射结和集 集电结反偏 电结均为正偏
ic ≈ iB
动画
半导体二极管的结构
二极管按结构分有点接触型、面PN接结触面积型小二，大结类电。容小，
(1) 点接触型二极管
用于检波和变频等高频电路。
(2) 面接触型二极管
PN结面积大，用 于大电流整流电路。
2.2 晶圆
通过芯片制造工艺，在圆硅片上已经形成 了芯片阵列的硅圆片，被称为“晶圆”。 “晶圆”有别于硅片，通常把还没有经过 芯片制造工艺的原始圆硅片简称为“硅 片”。
2.2.1 晶圆的表形构成
3.辅助测试结构
• 集成电路的辅助测试结构是对集成电路功能和 参数测试的补充，在进入大规模集成电路阶段 后，更显得必要性和重要性。
• 集成电路测试结构是为了提取集成电路的各种 参数而专门设计的，大致可以分为芯片制造过 程的工艺监控参数、过程质量控制参数、电路 设计模型参数和可靠性参数的提取。
半导体的共价键结构
硅和锗是四价元素，在原子最外层轨道上的四 个电子称为价电子。它们分别与周围的四个原子的 价电子形成共价键。
原子按一定规律整齐排列，形成晶体点阵后， 结构图为：
+4
+4
+4
+4
+4
+4
+4
+4
+4
+4
+4
+4
本征半导体、空穴及其导电作 用
本征半导体——完全纯净的、结构完整的半导体晶体。
2.2.2 晶体管基本原理和结构
晶体管是构成集成电路的重要有源基础器 件。要理解集成电路的原理和结构，就必 须了解晶体管的工作原理和结构。半导体 集成电路的晶体管有双极型和MOSFET型 两大类。
2.2.2 晶体管基本原理和结构
1.PN结和二极管
2.2.2 晶体管基本原理和结构
PN结具有重要的单向导电整流特性，即PN 结只允许电流沿一个方向流动。正向偏置 时，导电性很好，PN结电流随外加电压增 大而呈指数规律快速增大；反向偏置时， 导电性极差，PN结最初电流几乎为零，随 着外加反向电压增大，达到某一个临界电 压时，电流才迅速增加。