当前位置:文档之家› 数字电子技术试习题集及答案

数字电子技术试习题集及答案

数字电子技术基础试卷试题答案汇总
数字电子技术基础试题(二)
一、填空题:(每空1分,共10分)
2.TTL与非门的多余输入端悬空时,相当于输入高电平。
3.下图所示电路中的最简逻辑表达式为。AB
4.一个JK触发器有两个稳态,它可存储一位二进制数。
5.若将一个正弦波电压信号转换成同一频率的矩形波,应采用多谐振荡器电路。
图4
七、 , , ,波形如图5所示
图5 图6
八、八进制计数器电路如图6所示。
一、填空题(每空1分,共20分)
1、逻辑代数中3种基本运算是,,。
2、逻辑代数中三个基本运算规则,,。
3、逻辑函数的化简有,两种方法。
4、A+B+C=。
5、TTL与非门的uI≤UOFF时,与非门,输出,uI≥UON时,与非门,输出。
10、所有的触发器都存在空翻现象。()
四、化简逻辑函数(每题5分,共10分)
1、
2、Y(A,B,C,)=∑m(0,1,2,3,4,6,8,9,10,11,14)
五、画波形图(每题5分,共10分)
1、
2、
六、设计题(每题10分,共20分)
1、某车间有A、B、C、D四台发电机,今要求(1)A必须开机(2)其他三台电动机中至少有两台开机,如不满足上述要求,则指示灯熄灭。试用与非门完成此电路。
5.用4个触发器可以存储位二进制数。
6.存储容量为4K×8位的RAM存储器,其地址线为12条、数据线为8条。
二、选择题:(选择一个正确的答案填入括号内,每题3分,共30分)
1.设下图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:(C)图。
2.下列几种TTL电路中,输出端可实现线与功能的电路是(D)。
5、属于组合逻辑电路的部件是(A)。
A、编码器B、寄存器C、触发器D、计数器
6.存储容量为8K×8位的ROM存储器,其地址线为(C)条。
A、8B、12C、13D、14
C)V。
A、1.28B、1.54C、1.45D、1.56
8、T触发器中,当T=1时,触发器实现(C)功能。
A、置1B、置0C、计数D、保持
6、组合逻辑电路没有功能。
7、竞争冒险的判断方法,。
8、触发器它有稳态。主从RS触发器的特性方程,
主从JK触发器的特性方程,D触发器的特性方程。
二、选择题(每题1分,共10分)
1、相同为“0”不同为“1”它的逻辑关系是()
A、或逻辑B、与逻辑C、异或逻辑
2、Y(A,B,C,)=∑m(0,1,2,3)逻辑函数的化简式()
2、L=AB+C的对偶式为:(B)
A、A+BC;B、(A+B)C;C、A+B+C;D、ABC;
3、半加器和的输出端与输入端的逻辑关系是(D)
A、与非B、或非C、与或非D、异或
4、TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效,若输入为A2A1A0=101时,输出: 为(B)。
A.0010000
9、下列说法正确的是()
A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态
C、多谐振荡器有两个暂稳态
10、下列说法正确的是()
A、555定时器在工作时清零端应接高电平
B、555定时器在工作时清零端应接低电平
C、555定时器没有清零端
三、判断题(每题ห้องสมุดไป่ตู้分,共10分)
1、A+AB=A+B()
2、当输入9个信号时,需要3位的二进制代码输出。()
2、试用CT74LS160的异步清零功能构成24进制的计数器。
七、数制转换(10分)
(156)10=()2=()8=()16
(111000.11)2=()10=()8
八、分析题(10分)
由555定时器组成的多谐振荡器。已知VDD=12V、C=0.1μF、R1=15KΩ、R2=22KΩ。试求:
(1)多谐振荡器的振荡频率。
本试卷共6页,满分100分;考试时间:90分钟;考试方式:闭卷
题号



四(1)
四(2)
四(3)
四(4)
总分
得分
一、填空题(每空1分,共20分)
1.?有一数码10010011,作为自然二进制数时,它相当于十进制数(),作为8421BCD码时,它相当于十进制数()。
2.三态门电路的输出有高电平、低电平和()3种状态。
9、指出下列电路中能够把串行数据变成并行数据的电路应该是(C)。
A、JK触发器B、3/8线译码器
C、移位寄存器D、十进制计数器
10、只能按地址读出信息,而不能写入信息的存储器为(B)。
A、RAMB、ROMC、PROMD、EPROM
三、将下列函数化简为最简与或表达式(本题10分)
1. (代数法)
2、F2(A,B,C,D)=∑m(0,1,2,4,5,9)+∑d(7,8,10,11,12,13)(卡诺图法)
四、分析如下图所示电路,写出其真值表和最简表达式。(10分)
, , ,
五、试设计一个码检验电路,当输入的四位二进制数A、B、C、D为8421BCD码时,输出Y为1,否则Y为0。(要求写出设计步骤并画电路图)(10分)
六、分析如图1所示电路的功能,写出驱动方程、状态方程,写出状态表或状态转换图,说明电路的类型,并判别是同步还是异步电路?(10分)
图1
同步六进制计数器,状态转换图见图4。
图4
七、试说明如图2所示的用555定时器构成的电路功能,求出UT+、UT-和ΔUT,并画出其输出波形。(10分)
图2
, , ,波形如图5所示
图5
八、如图3所示的十进制集成计数器; 的为低电平有效的异步复位端,试将计数器用复位法接成八进制计数器,画出电路的全状态转换图。(10分)
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器
8.要将方波脉冲的周期扩展10倍,可采用(C)。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器
B、D、10位D/A转换器
9、已知逻辑函数 与其相等的函数为(D)。
A、 B、 C、 D、
10、一个数据选择器的地址输入端有3个时,最多可以有(C)个数据信号输出。
A、Y=AB+BC+ABCB、Y=A+BC、Y=
3、
A、Y= B、Y处于悬浮状态C、Y=
4、下列图中的逻辑关系正确的是()
A.Y= B.Y= C.Y=
5、下列说法正确的是()
A、主从JK触发器没有空翻现象B、JK之间有约束
C、主从JK触发器的特性方程是CP上升沿有效。
6、下列说法正确的是()
A、同步触发器没有空翻现象B、同步触发器能用于组成计数器、移位寄存器。
3.TTL与非门多余的输入端应接()。
4.TTL集成JK触发器正常工作时,其 和 端应接()电平。
5.已知某函数 ,该函数的反函数 =()。
6.如果对键盘上108个符号进行二进制编码,则至少要()位二进制数码。
7.典型的TTL与非门电路使用的电路为电源电压为()V,其输出高电平为()V,输出低电平为()V,CMOS电路的电源电压为()V。
2.1。
3.高电平、低电平和高阻态。
4. 。
5.四。
6.12、8
二、选择题:
1.C2.D3.D4.A5.C6.A7.C8.C9.D10.C
三、逻辑函数化简
1、Y=A+B
2、用卡诺图圈0的方法可得:Y=( +D)(A+ )( + )
四、1、 该电路为三变量判一致电路,当三个变量都相同时输出为1,否则输出为0。
图3
八进制计数器电路如图6所示。 图6
数字电子技术基础试题(二)参考答案
一、填空题:
??高
??AB
??两,一
??多谐振荡器
??同或,与非门,或门
二、选择题:
1.D2.B3.D4.B5.A
6.C7.C8.C9.C10.B
三、1. 2.
四、1.
2. , , ,
五、
六、同步六进制计数器,状态转换图见图4。
C、同步触发器不能用于组成计数器、移位寄存器。
7、下列说法是正确的是()
A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲同时加到所有触发器上C、异步计数器不需要计数脉冲的控制
8、下列说法是正确的是()
A、施密特触发器的回差电压ΔU=UT+-UT-B、施密特触发器的回差电压越大,电路的抗干扰能力越弱C、施密特触发器的回差电压越小,电路的抗干扰能力越强
6.常用逻辑门电路的真值表如表1所示,则F1、F2、F3分别属于何种常用逻辑门。
表1
A
B
F1
F2
F3
0
0
1
1
0
0
1
0
1
1
1
0
0
1
1
1
1
1
0
1
F1同或;F2与非门;F3或门。
二、选择题:(选择一个正确答案填入括号内,每题3分,共30分)
1、在四变量卡诺图中,逻辑上不相邻的一组最小项为:(D)
A、m1与m3B、m4与m6C、m5与m13D、m2与m8
八、分析题
T=0.7(R1+2R2)C=0.7×(15+2×22)×0.1=4.13s
数字电子技术基础试题(一)
一、填空题:(每空1分,共10分)
1.(30.25)10=()2=()16。
2.逻辑函数L= +A+B+C+D=1。
3.三态门输出的三种状态分别为:、和。
相关主题