存储系统概述第3章存储系统第3章存储系统3.1存储器概述3.2半导体读写存储器3.3半导体只读存储器和闪速存储器3.4主存储器与CPU的连接3.5并行存储器3.6高速缓冲存储器(Cache)3.7虚拟存储器3.8外存储器典型习题与解答3.1存储器概述3.1.1存储器分类3.1.2存储系统的设计及分级结构3.1.3主存储器的性能指标3.1.1存储器分类存储器：计算机硬件系统中用于存放程序和数据等二进制信息的部件。
1、按存储介质分类2、按存取方式分类3、按在计算机中的功能分类4、其他分类1、按存储介质分类(1)由半导体器件组成的半导体存储器；(2)由磁性材料做成的磁表面存储器，例如磁盘存储器和磁带存储器；(3)由光介质构成的光介质存储器，一般做成光盘。
2、按存取方式分类(1)随机存取存储器RAM(Random Access Memory)存储单元都能按地址访问，而且存取时间与存储单元的物理位置无关的存储器，称为RAM。
例如半导体读写存储器主要用途：主存、Cache、外设缓存。
(2)顺序存取存储器SAM(Sequential Access Memory)信息按顺序写入或读出的存储器，称为SAM。
以记录块为单位编址。
例如：磁带存储器特点：存储容量大，位价格低廉，存取速度慢。
主要用途：辅助存储器。
(3)直接存取存储器DAM(Direct Access Memory)首先按存取信息的区域随机访问，然后在指定区域用顺序方式存取的存储器，称为DAM。
例如：磁盘存储器特点：容量较大，速度和位价格介于SAM和RAM之间主要用途：辅助存储器。
3、按在计算机中的功能分类(1)主存储器(主存)用于存放计算机运行期间的大量程序和数据的存储器，CPU能直接访问。
由动态MOS存储器构成(2)高速缓冲存储器Cache Cache：介于CPU和主存之间的高速小容量存储器，用于存放最活跃的程序块和数据。
特点：速度快，但容量小。
(3)辅助存储器(外存储器)存放当前暂不参与运行的程序和数据，需要时再与主存成批交换信息的存储器。
组成：磁表面存储器，光盘存储器。
特点：容量大，可存放大量的程序和数据，但速度慢。
外存的信息需要调入主存后才能被CPU使用。
(4)控制存储器CM在微程序控制的计算机中，用于存放执行指令的微程序的存储器。
CM一般由ROM构成，属于控制器的一部分。
4、其他分类(1)按读写功能分类a.只读存储器ROM：工作时只能读出不能写入的存储器。
b.读写存储器RAM：既能读出又能写入的存储器。
?(2)按信息的可保存性分类a.永久性存储器：断电后仍能保存信息的存储器，如磁表面存储器。
b.非永久性存储器：断电后信息即消失的存储器，如半导体读写存储器。
3.1.2存储系统的设计目标及分级结构①存储系统的设计目标在一定的成本下，获得尽可能大的存储容量，尽可能高的存取速度以及可靠性等。
②多通用寄存器是现代计算机系统结构的特点之一。
多个通用寄存器寄存操作数及运算的中间结果，可有效提高机器的工作速度。
③计算机系统通常采用三级或三级以上的存储器结构。
(如图3.1所示)：计算机系统通常采用三级或三级以上的存储器结构1.高速缓冲存储器(Cache)利用CPU运行程序的局部性原理，Cache存放最活跃的程序和数据；若使CPU访问存储器时在Cache访问到的概率高，则从CPU的角度看到的存储系统，其速度接近Cache的速度。
2.主存储器(MS)即是主要的存储器，存放计算机运行期间的大量程序和数据。
既能为CPU直接访问，又能把最活跃的程序和数据存放到Cache中，提供给CPU使用。
3.外存储器存放当前暂不参与运行的程序和数据，当CPU需要时，再与主存成批交换信息。
由磁盘存储器、光盘存储器和磁带存储器构成。
小结：1.通过计算机的多级存储管理，发挥各级存储器的效能；2.Cache主要强调高速存取速度，以便使存储系统的速度与CPU相匹配；3.外存主要强调大的存储容量，以满足对计算机大容量存储的要求；4.主存要求有适当的容量和存取速度，以使其能容纳系统的核心软件和较多或较大的用户程序。
3.1.3主存储器的性能指标存储容量存储速度可靠性价格1、存储容量：主存存储单元的总数例：8位微机20位地址码(按字节编址)最大容量：2、存储周期：存储周期(TMC)：主存连续两次读/写操作之间所需的最短间隔时间。
存储周期的单位：ns(纳秒)1ns=10-9s注意区别存取时间TA与存储周期TMC：TA强调的是从开始读或写到把信息读出来或写入存储介质所需的时间。
TMC则除了完成读出或写入信息的时间外，还包括存储器内部的恢复时间。
通常TMC TA存储器带宽：主存带宽：指主存每秒钟可读/写的数据量，记为Bm，也称为主存的数据传输速率。
单位：字节每秒(B/s)或位每秒(b/s)带宽与TMC有关，还与主存的编址单位及结构等有关。
例子：例：两台计算机A和B，TMC都是10ns，编址单位分别为32位和8位，则3.存储器的可靠性衡量标准：故障平均间隔时间MTBF(Mean Time Between Failures)MTBF越长，可靠性越高。
4、性能/价格比性能-容量、存储速度、可靠性等价格-整个主存的价格，常用位价格表示：c=C/S(元/位)式中：S为主存容量(位)，C为整个主存价格，3.2半导体读写存储器RAM的分类3.2.1半导体基本存储单元3.2.2半导体存储器芯片的组织RAM的分类：3.2.1半导体基本存储单元1、双极型半导体存储器2、静态MOS存储元3、动态MOS存储器1、双极型半导体存储器双极型半导体存储元：由TTL(Transistor-transistor Logic)电路组成多射极存储元(图3.2所示)双极型存储元存储机理：用双稳态触发器的两个稳定状态表示一位二进制代码。
"0"态：T0管导通，T1管截止，即A点为低电位，B点为高电位；"1"态：T0管截止，T1管导通，即A点为高电位，B点为低电位；读、写原理：(1)写操作：写0：被选字线W为高电位，位线D加低电位，为中间电位(约1.25V)，迫使T1截止而T0导通，B点电位为高，写入0。
(2)存储状态：被选字线W为低电位(约0.2V)，位线D、均保持中间电位。
(3)读操作：非破坏性读出：在读的过程中，由于字线W的升高，只使得原来流向字线W的电流转向流入位线D或。
而T0、T1管的导通/截止状态未因此改变，也就是说，读出并不改变原来存储的状态。
2.静态MOS存储元存储机理：用双稳态触发器的两个稳定状态表示1和0。
只要电源正常，保存的1或0就能长久保存，而不需要任何"刷新"操作，这就是静态RAM的含义。
(1)组成T1、T2管：触发器存储元工作管。
(2)工作原理"1"态：T1截止，T2导通，即A点为高电位，B点为低电位。
"0"态：T1导通，T2截止，即B点为高电位，A点为低电位。
①写操作②读操作：X，Y地址译码线同时为高电位，T5、T6、T7、T8导通，A、B两点与各自的位线D和接通，存储元的信息被送到位线上，再经读出放大器输出信号。
3.动态MOS存储器(1)存储机理用电容存储电荷的多少表示1和0，信息可以维持一定时间。
四管动态存储元"1"态：C2充电至高电位，C1无充电呈低电位。
"0"态：C1充电至高电位，C2无充电呈低电位。
(2)写入操作：写1时：I/O="1"，="0"，(3)读出操作：(4)刷新操作：以电荷形式保存信息的电容尽管栅极的输入阻抗很高，但仍会漏电，时间一长，造成信息丢失，因此，必须定时给电容充电，这就是动态存储元信息的"再生"或"刷新"。
(5)单管动态存储元①写入：字选择线为高电平，T管导通，字中的每一位数据通过各自的位线(数据线)存入电容C中。
写1：位线D加高电位，使C充电至高电位；写0：位线D加低电位，使C放电(原存1)或不充电(原存0)。
(6)单管与四管动态存储元比较四管动态存储元：3.2.2半导体存储器芯片的组织1、地址译码驱动2、静态SRAM芯片3、动态DRAM芯片1.地址译码驱动按指定地址访问主存储器是冯?诺依曼计算机的主要工作特点，主要是通过译码电路来实现。
(1)一维地址译码方式优点：结构简单。
缺点：当芯片容量增大时，译码器的复杂性按指数规律增加。
一维地址译码适合小容量的场合。
(2)二维地址译码的位选方式把n位地址划分为行和列两组，通过行、列两个译码器译码，分别选择行驱动线Xi和列驱动线YJ，如图3.6所示。
优点：是地址译码器的结构简单，节省驱动器和译码线。
缺点：同一存储单元的各个二进制位分布在不同的芯片上，即每个存储芯片只能提供该单元的一个二进制位。
(3)二维地址译码的字选方式这是一维地址译码与二维地址译码的位选方式二者的结合。
读/写时，地址n1通过行译码器选中一行，n2通过列译码器选中一列(b 位)。
二维地址译码的字选方式图3.7 2.静态SRAM芯片存储体、地址译码驱动电路、读写电路、控制电路存储体SRAM芯片的存储体是由静态存储元按行、列排列的阵列结构组成。
地址译码驱动I/O电路用以控制被选中的存储元读出或写入，并具有信号放大的功能。
(2)SRAM芯片实例如图3.10 2114逻辑结构框图Intel 2114(SRAM)：1K×4位排成64×16×4即64×64存储矩阵，片内需地址线10位，其中6根用于行译码，余下的4根用于列译码，产生64/16条选择线。
3、动态DRAM芯片①存储元按行、列排列成存储体(128×128)②行、列地址分时进入行、列地址锁存器③读出放大器：行有128个，被选行的128个存储元都选通到各自的放大器。
列有128个，被选列只有一个放大器被选通。
④输入和输出锁存器(2)2116DRAM的读周期、写周期和刷新周期写周期图3.12读、写周期时序图(b)写周期刷新周期①刷新行地址应在RAS前有效并保持不小于TAH时间②CAS=H按行刷新4、动态存储器的刷新由于MOS动态存储元是以电荷形式存储信息的，栅极电容会缓慢泄放电荷，为维持所存信息，需定时补充电荷，这就是刷新。
读出过程是补充电荷(刷新)的过程，但访问的随机性不能保证定期按序的刷新。
刷新周期：2ms，4ms或8ms。
(1)DRAM的刷新方式①集中刷新方式：刷新操作集中进行。
(a)集中刷新方式(b)分散刷新方式③异步刷新方式：异步刷新方式：在行刷新的间隔时间里按序进行一行的刷新操作(可安排在不读不写时进行)。
平均行刷新时间TMEAN=2000us/128=15.5(us)优点：不存在死时间，刷新占时少。