一、cadence软件及安装指导1、安装虚拟机，安装过程中需要添加vmware7.0sn.txt中的Serial（注意：一旦安装成功不要轻易卸载，否则重装很费劲）2、在windows下解压cadence文件夹下压缩包3、双击桌面虚拟机图标，打开虚拟机，点击界面左上角FILE》》open》》在弹出的对话框内找到刚刚解压的cadence文件夹下的cadenceEDA.vmx文件，点击“打开”4、点击power on this virtual machine ,输入用户名zyx,密码1234565、我们进入到了linux系统。

二、NCSU TSMC0.25um库的加载及cadecne的环境配置1、直接将文件夹ncsu-cdk-1.5.1拷贝到linux系统桌面。

（若直接复制不成功，可通过U盘将其导入。

）2、打开桌面zyx’ Home目录（即文件夹），在里面新建目录VLSI，将桌面ncsu-cdk-1.5.1剪切至VLSI目录下。

3、在桌面空白处单击鼠标右键，点击open Teminal4、在终端内输入以下命令。

1、su root -------进入到超级用户2、sunface8211200 (不可见，直接输入即可)3、chmod a+w cds.lib ------修改cds.lib权限后，可以对其进行编写4、vi cds.lib --------进入到vi 编辑器，单击键盘“i ”进入到插入模式，在第一行我们添加一行语句。

INCLUDE/home/zyx/VLSI/ncsu-cdk-1.5.1/cdssetup/cds.lib输入完之后，单击键盘“esc”键退出插入模式，再点击键盘“：wq ”退出vi编辑器5、cd VLSI/ncsu-cdk-1.5.1/cdssetup ---------进入到cdssetup目录6、vi cds.lib --------做如下图修改后，点击esc键并输入“：wq ”退出7、csh -------进入到c shell命令8、vi /home/zyx/.cshrc ------进入到用户目录下的 .cshrc的编写，并添加如下语句setenv CDK_DIR /home/zyx/VLSI/ncsu-cdk-1.5.1 ,添加后“：wq ”保存退出9、cp cdsinit /home/zyx/.cdsinit10、cp display.drf /home/zyx/display.drf11、至此，ncsu-tsmc0.25um工艺库安装完毕，cadence环境配置也已经结束。

大家可以关掉终端即可。

三、反相器电路图的搭建及仿真1、打开cadence软件。

单击鼠标右键，打开open terminal输入以下命令csh --------进入C shell （注意：大家要在用户目录/home/zyx下启动cadence）icfb & --------启动cadence软件2、建新库，在库里面我们将画出反相器电路图和版图两个cell。

①在CIW（command interpreter window,即命令解释窗）中，点击File→New→Library...；②在New Library对话框内输入库名，例如cell_lib_tsmc03；并在Technology File 中选择第二项，Attach to an exiting techfile，然后点击Technology Library中NCSU_TechLib_tsmc03，点击OK，最终将在CIW中提示成功。

3、建立新文件，先画反相器电路图①在CIW中，选File→New→Cell view...，＝＞“Create New File”对话框。

②在Library Name，选刚建的库cell_lib_tsmc03, ③在Cell Name中输入单元名INV，④点击Tool文本区右端的按钮，出现下拉菜单。

选择Composer-Schematic，在View Name内自动生成Schematic。

⑤按OK键＝＞“Virtuoso Schematic Editing”(电路图编辑窗)。

4、加器件①选命令Add→Instance...<i>，出现“Add Instance”对话框。

②点击Browse按钮，出现Library Browser ，在library一栏中选择NCSU_Analog_Parts，库中包含花振荡器的所有cell，如pmos4，nmos4,vdd,gnd,如图选择nmos4,再点击HIDE，将器件添加即可。

③修改器件尺寸，选中器件，即将鼠标单击器件，若器件被白色方框包围，则代表选中。

按字母q,进行修改，如图，我们修改pmos4,设置l=300n,w=4500n,类似我们修改nmos4,设置l=300n,w=2700n5、连线。

点击图标,或直接点击字母w。

6、添加反相器输入、输出引脚①点击屏幕左下方按钮，如图添加输入引脚in，同理，添加输出引脚output，需要注意的是在Direction处选择output，我们可以命名为out。

②结果如下图7、检查并存盘。

即点击图标。

观察CIW中是否出现error。

8、建立symbol，目的是以后用到反相器可以直接调用。

大家也可以选择Add→Shape,在里面选择所需的图形进行手工绘画。

想要修改图形格点间距选择Options，在里面进行修改。

9、进行INV的电压传输特性曲线的仿真A 创建新的library,命名为testbench_tsmc03,在Technology File处选择Don’t need a techfile 。

B 在新建的testbench_tsmc03库下建立新的文件INV_test。

C 在INV_test里面添加我们刚刚创建的INV，方法如下D 我们再按照以上的方法依次添加NCSU_Analog_Parts里面的vdc、vdd、vpulse、cap和gnd，并点击字母w进行连线。

E 修改器件的参数。

例选中vpulse,点击字母“q”，按照下图进行修改，注意的是最后DC voltage设置为变量vin V,是为了方便接下来的要进行的DC直流分析。

同理我们修改vdc直流电压为2.5V。

cap 电容值修改为50f F.F 加标记。

点击字母“L”，我们给电路图中的连接输入输出的导线加上标记in和out，添加方法是将in或out下方的小方框置于输入和输出的导线上再单击鼠标左键。

G check and save，若有错误可以在CIW中查看并回到电路图中修改；在没有错误和警告下，点击左上角Tools→Analog environment，我们进入仿真环境ADE。

H 点击ADE中标题栏Setup→Simulator/Directory/Host…,在弹出的对话框中，我们在Simulator处选择spectre 作为仿真工具I 设置仿真库，如图点击setup，菜单下选择model libraries,在出现的对话框内直接输入/home/zyx/VLSI/ncsu-cdk-1.5.1/models/spectre/standalone/tsmc25N.m,点击Add，再次输入/home/zyx/VLSI/ncsu-cdk-1.5.1/models/spectre/standalone/tsmc25P.m，点击Add，最后点击ok 。

注意：也可以点击Browse直接找。

J 设置vpulse直流电压vin，如图，将其设置为2.5K 设置仿真类型。

点击ADE中标题栏Analyses→Choose。

在弹出的对话框中，选择Analysis 为tran,在Stop Time 处设置为20n。

在单击Analysis处dc，在弹出的对话框中做如下修改。

L 在图中选择要仿真的连接反相器输入和输出的导线。

点击ADE菜单栏中Outputs→To Be Plotted→Select On SchematicM 点击ADE中输出仿真结果。

N 查看输出波形。

四、反相器版图绘制及验证1、在cell_lib_tsmc03库下建立新文件。

此时在Tool处选择Virtuoso。

2、如图，会出现LSW和Layout Editing,在LSW中将所有的层选中。

3. 使用Option菜单进行版图编辑窗设置。

选命令Option→Display…＜e＞，出现“Display Options”对话框。

在Grid Controls处，4个参数的缺省设置为1、5、0.075和0.075。

我们可设置为0.075 、0.15 、0.075 、0.075。

（最小设计尺寸λ=0.15）4、画反相器版图。

画版图时要严格遵循设计规则（tsmc0.25rule.pdf），即满足最小间距，最小包围、最小延伸、最小宽度等。

下图为反相器版图的最终图形。

A. 画pmos管。

先放大layout editing桌面，即一直按着鼠标右键在桌面出画矩形；若放大桌面过大，可按着shift，并一直按着鼠标右键在桌面出画矩形，实现缩小，或点击字母“f ”适中。

在lsw中选择pactive (选择后缀为drw，即drawing绘图，其它层类似，选drw)作为输入层，再选画矩形的命令（按字母r ）,在屏幕中央画有源区矩形。

竖直距离（W）设置为4.5um，可用直尺命令（左下角Ruler，或字母k，去除直尺可用“shift+k”）进行测量，水平距离（L）设置1.8um。

若不小心画多了，可按字母s ，进行修剪。

（这里w设置为4.5um 为先前设计反相器电路图中pmos的尺寸，大家可以根据自己的实际情况画图）B. 画多晶硅栅极。

多晶硅位于有源区中部，即离有源区左边0.75um，也为矩形。

栅长为0.3 um.可用直尺命令（左下角Ruler）进行测量。

多晶伸出有源区不小于0.3 um.如下图。

注意，要严格按照设计规则来画，不然DRC时会报错。

C. 画源区和漏区接触孔。

输入层在LSW 中选择ca ,后缀drw ，也为矩形，大小为0.3um ×0.3um 。

画完一个接触孔，其它的用复制（点击键盘字母 C ,再选中器件）即可，每个接触孔间距设置为不小于0.45um 。

若不满足可将其移动 （点击键盘字母 M ）。

D. 在有源区外画P＋注入的矩形。

即选择pselect层，满足最小包围，并且它离gate栅极要至少0.3um。

E．在P+注入区外再画nwell的矩形，为满足最小包围，nwell要离contact 0.9um。

如图。

到此为止，除了金属连线，pmos基本完成。

F ． 画nmos 管。

因为nmos 和pmos 差不多，可将pmos 管包括pselect 以内的层复制过去，并加以修改即可。

1.修改有缘区W 为2.7um 。