实验一七段数码管显示译码器设计
一、实验目的
（1）熟悉VHDL转向控制语句的用法；
（2）熟悉共阴极数码管的工作原理
（3）用VHDL语言设计七段数码管显示译码器，并仿真，下载验证其功能；二、实验原理
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。

图1 共阴极数码管
图1是共阴极数码管的原理图。

当各段分别接高电平时，相应段点亮，构成不同的组合，显示不同的数字。

如当a,b,c,d,e,f接高电平，g接低电平时，数码管显示数字0。

三、实验内容
（1）用case…when…语句实现七段数码管显示译码器的设计，用四个按键来做输入，当输入值从0000到1111时，数码相应显示0—F；
（2）仿真所编程序，验证其正确性。

（3）锁定引脚，下载到实验板上，观察效果。

引脚锁定建议：输入脚（34-37）、输出脚（5-11）
四、思考题
（1）用其它语句实现七段数码管显示译码器，并写出源程序
（2）讨论语句WHEN OTHERS语句的作用。

五、实验报告
根据以上的实验内容写出实验报告，包括设计原程序，仿真波形图及思考题。

附录：。