2.5.3 OD 门的应用：实现“线与”逻 辑
只有OD门或 TTL逻辑中的 OC门允许并联 使用，其它门 没有次逻辑功 能
V dd
A B C D
Rup
f
F AB CD
= AB+CD
Rup 的计算
Rup LED
一般上拉等效电阻Rup的计算公式为
VOLmax=0.37 A
ILED=10ma
V cc V OL V LED Rup I LED
按门电路的逻辑功能分类
• • • • • • • • ＡＮＤ门 ＯＲ门 ＮＡＮＤ门 ＮＯＲ门 ＡＮＤ－ＯＲ－ＮＯＴ门 ＯD门 ＥＸ－ＯＲ门 三态门
Sec2.1
CMOS 反向器
• 1.CMOS逻辑电路的逻辑电平 • 2.CMOS 反向器
CMOS逻辑电路的逻辑电平
5.0v 3.5v 1.5v 0v
F 0 1 1 0
C(A) 0 0 1 1
B 0 1 0 1
F 0 1 1 0
同 向 驱 动 门 反 向 门
异或门的性质
异或门的可编程性
应用实例1：奇校验功能
A⊕B
A⊕B⊕C
真值表
A B C A⊕B F2=A⊕B⊕C 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 当三个变量输入为奇数个‘1’时， F2输出为‘1’
2
两个普通NAND门不能并列使用
2.5.2 漏极开路（OD)门电路及符号
f A ◇ B F VDD Rup
A
B
电路符号
内部电路图
2.5.2
OD 的特性
A
Open drain
B
Rup
F
T1 A T2
B
A 0 0 1 1
B 0 1 0 1
F 1 1 0 0
F=AB
其它形式的OD门
Rup
Y
A B
CC40107 漏极开路输出的 NAND 门
∑odd L H
应用实例5: 判断两个二进制数是否相等的比较电路
当Ai=Bi,即每对 A、B都相等时 B3 A 3 B2 A 2 B1 A 1 B0 A 0 当Ai≠ Bi,即每对 A、B都不相等时
≥1 f=0 f=1 Y
应用实例 6
设计一个电路，将4位格雷码 G1G2G3G4 转换成 二进制码D1D2D3D4.
En A F En f
A
CMOS 三态门
•用反相门和 传输门组成的三态门
三态门的几种符号
En
En Y A B Y
高电平使能， 输出与输入同相
A B
低电平使能， 输出与输入同相
En L
En Y A B
低电平使能， 输出与输入同相
A B
低电平使能， 输出与出入反相
Data1
VOH VOL BUS
一般取扇入系数=扇出系数=n CMOS系列最大负载能力n=10
3. CMOS (HC)系列的电路性能
输出为低电平时，各个门输 入端对电源的等效负载电阻。 负载电流为灌负载 VDD RUP Sp VOLmax Rp Sn VDD
IOHmax RUP
VOHmin
Rdown
Rn
Rdown IOLmax
最小输出电平Vdd-0.5V VOHmin （受负载影响）
VDD
噪声容限
Vo
抗噪声能力
最小输入高电平 VIHmin
噪声容限
0.7VDD
最大输入低电平 VILmax
0.3VDD
噪声容限
低电平抗干扰能力 0
最大输出低电平 VOLmax 0.3V(受落电流影响）
Vin
0v
2.门电路负载特性
以“与非”门为例，说明门电路的负载 特性。 当输出高电平时， V0H向每个门的输入 端提供拉电流。 IOH=扇出系数*IIH 当输出为低电平是： VOL从每个门的输 入端吸收电流。 IOC=扇入系数*IIL
---------------------------------------
解：
B A
X
右图中如果A和B输 入信号分别为同向或 反向时，问电路的输 出是什么
Y
2.CMOS 传输门
En
A
TG
B
使能端En=‘1’时，两个场效应 晶体管（P沟道和N沟道）全 导通，信号从A-B或B-A传送。 PS：由于场效应晶体管沟道内阻很小，也常用于传输模拟信号
1. 晶体管结构
C集电极 C N b基极 P N
2. 晶体管符号
B
E NPN型晶体管
e发射极
晶体管开关
IB=0时，开关断开，晶体管不导通
Uo=Vcc（开路电压）Ic=0
VCC IC
Rc IB Rb EB
第二章 门电路
概述
• • • • • • • • • • 门电路的分类： １．按门电路的结构分类: CMOS：CMOS逻辑门电路 TTL: TTL逻辑门电路 ECL: 射极耦合逻辑门电路 ２．按门电路的规模分类: SSI：小规模集成电路 MSI：中规模集成电路 LSI：大规模集成电路 VLSI：超大规模集成电路（ＣＰＬＤ-复杂可编程逻辑器 件／ＦＰＧＡ-现场可编程逻辑器件） • ☆ASIC：专用集成电路
应用实例2：可编程异或/同或门
f=A⊕B⊕C=C(A⊕B)+C(A⊕B)
当C=‘0’时 当C=‘1’时 f= A⊕B f= A⊕B
由逻辑函数可以看出
3输入逻辑变量具有可编程性质
应用实例3： 使用偶校验发生电路，产生偶校验位
把1011101加到A0-A6 1 使 ‘01’ 码串成 偶数个 （6个） ‘1’ 1 0 1 1 1 0 1 奇数（5）个‘1’
Logic 1(high)
Undefined state
Logic 0(Low)
MOS 晶体管作为压控电阻
D
D D G + D +G S G S S + G (U in) S -D P-MOS R
-G
-S N-MOS
CMOS 反向器
VDD=+5v Vout
Vin 5.0v
3.5V 1.5V
Ip Q2 p-Channel
Sec 2.2 CMOS 逻辑门
CMOS 与非门 CMOS 或非门 CMOS 同向缓冲逻辑门 与-或-非门 异或门 三态门
三输入“与非” 二输入“与” 门 门
CMOS 与非门
A B 工作状态 LL T1T2通 T3T4止 F H
LH
=1 =0
T2T3通 T1T4止
H
H L
与-或-非门逻辑电路及符号
p p
p N N N
p
N
Sec2.3.异或门和其他逻辑门
• • • • • 1. 2. 3. 4. 5. 异或门及其应用 传输门及其应用 三态门 漏极开路门 “线与”逻辑
1.异或逻辑门电路及符号
F=AB’+A’B
=1 p
控 制
异或 逻辑 关系
A 0 0 1 1
B 0 1 0 1
B
2.6 TTL 逻辑门
• 2.6.1 二极管和二极管逻辑门 • 2.6.2 晶体管开关和反相门
• 2.6.3 TTL “与非”门和“或非”门
2.6.1 二极管和二极管逻辑门
PN结二极管的正向导通特性
R PN 结 E N E P - Rw Id + URw R
▼ Ud
半导体二极管
当URw >UD≈ 0.7V时，二极管导 通，Id从0逐渐加大
（
0.1 － 0.02 4.4
0.33 －4.0 3.84
V）
•输出高电平状态，输出电流为“-”值. •输出低电平状态，负载电流流入晶体管取 “+”
2.5 漏极开路门及应用
• 1.驱动发光二极管电路 • 2.实现“线与”逻辑 • 3.驱动（信号）多信号源总线
2.5.1
概述
为什么要使用OD门﹖
1
当1为高2为低时 会发生什么现象
将 输 出 补 充 到 最 高 位
1
应用实例4: 可编程偶/奇校验发生器
输出为0则为偶校验电路 C=0时 输出为1则为奇校验电路
C=1时
输出为0则为奇校验电路 输出为1则为偶校验电路
奇偶校验电路
74LS280 9位
No. of outputs inputs (A-I) that are ∑even high 0,2,4,6,8, 1,3,5,7,9, H L
二极管的伏—安特性
二极管伏安特性的几种近似方法
二极管开关电路
获得高、低电平的基本原理
当开关断开时，输出为高电平
当开关闭合时，输出为低电平
最简单的与、或门电路
• 1 二极管与门 • 2 二极管或门
二极管与门及电路符号
二极管与门电路工作原理： 1.当A=B=0 ，D1、D2导通， U0=UD=0.7V，Y=0 2.当A=B=1， D1、D2截止 U0=Vcc，Y=1 3.当A=0,B=1，D1导通，D2截止， U0=UD=0.7V,Y=0 (D2承受反偏压 =Vcc-UD) 4.当A=1,B=0, D2导通，D1截止， U0=UD=0.7V,Y=0(D1承受反偏压 =Vcc-UD)
HL
&
T1T4通 T2T3止 H H T3T4通 T1T2止
CMOS 或非门
=1
=0
A B 工作状态 LL LH HL T1T2通 T3T4止 T1T4通 T2T3止
F H L L
≥1
T2T3通 T1T4止 H H T3T4通 T1T2止