树立质量法制观念、提高全员质量意 识。20 .12.12 20.12 .12Sa turday , December 12, 2020
人生得意须尽欢，莫使金樽空对月。 00:56: 2600: 56:26 00:56 12/12 /2020 12:56:26 AM
安全象只弓，不拉它就松，要想保安 全，常 把弓弦 绷。20 .12.12 00:56 :2600 :56D ec-201 2-Dec -20
字线 Wi
UCC
字线 Wi
熔丝
位线 Di
熔丝
位线 Di
EPROM用编程器烧录
可擦除的PROM
可擦除的可编程只读只读存储器（EPROM) 高电压编程，紫外线擦除
电可擦除的可编程只读只读存储器 （E2PROM) 高电压编程，擦除
快闪存储器FLASH MEMORY 高密度、大容量、低成本、使用方便 （10年、100000次）
来自邻级 输 出 (m)
CLK
OE
（ 至 寄 存 器 输 出 单 元（）至 寄 存 器 输 出 单 元 ）
OLMNC 本宏单元
未连
XOR(n) NC
I/O(n)
来自邻级 CLK OE 输出(m)
(d)
来自 与逻辑 阵列
反馈
CLK
OE
OLMC(n)
XOR(n)
Q
D
NC NC
沟道中的电场足够强，则会造成雪崩，产生很多高能量
的电子。此时若在Gc上加高压正脉冲，形成方向与沟道 垂直的电场，便可以使沟道中的电子穿过氧化层面注入
到Gf，于是Gf栅上积累了负电荷。由于Gf栅周围都是绝 缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮
栅之后，就能保存相当长时间(通常浮栅上的电荷10年才 损失30%)。
图是快闪存储器采用的叠栅MOS管示意图。其结构与 EPROM中的SIMOS管相似，两者区别在于浮栅与衬底间 氧化层的厚度不同。在EPROM中氧化层的厚度一般为 30~40 nm，在快闪存储器中仅为 10~15 nm, 而且浮栅和源 区重叠的部分是源区的横向扩散形成的，面积极小, 因而 浮栅-源区之间的电容很小，当Gc和S之间加电压时，大部 分电压将降在浮栅-源区之间的电容上。快闪存储器的存 储单元就是用这样一只单管组成的，如图 所示。
浮栅
控制栅
S
Gf Gc
D
N＋
N＋
P
几十伏高压脉冲
SiO2
D
Gc Gf S
图 SIMOS管的结构和符号
② E2PROM的存储单元如图 所示，图中称为 浮栅隧道氧化层MOS管(Flotox)，其结构如图 9-10 所示。Flotox管的浮栅与漏极区(N+)之间 有一小块面积极薄的二氧化硅绝缘层(厚度在 2×10-8m以下)的区域，称为隧道区。当隧道区 的电场强度大到一定程度(＞107V/cm)时，漏区
3。Lattice：Lattice是ISP技术的发明者,ISP 技术极大的促进了PLD产品的发展，与ALTERA 和XILINX相比，其开发工具比ALTERA和 XILINX略逊一筹。中小规模PLD比较有特色， 不过其大规模PLD、FPGA的竞争力还不够 强 1999年推出可编程模拟器件。99年收购 Vantis（原AMD子公司）,成为第三大可编程逻 辑器件供应商。2001年12月收购agere公司 （原Lucent微电子部）的FPGA部门。主要产 品有ispLSI2000/5000/8000, MACH4/5， ispMACH4000等
工艺上采用了E2PROM 延用了PAL与阵列可编程，或阵列固定结构 结构上增加了输出逻辑宏单元OLMC
（Output Logic Macro Cell)
1 0
0
8
16
24 31
2 8
3 16
4 24
5 32
6 40
7 48
8 56
63 9
(a)
CK OLMC
(19)
OLMC (18)
OLMC (17)
掩模ROM
A1 A0
W0
地 址
W1
译 码
W2
器 W3
字线
R
R
R
R
三态控制
位线
D3
输出缓冲级
D2
D1
D0
ROM的数据表
W0
A1
0
地 址
W1
译 码
W2
A00
器 W3
1 R1 R
R
R
三态控制 D3
输出缓冲级
D2
D1
D0
VDD
W0 W1 W2 W3
D3
D2
D1 D0
基于三级管的一次性可编程PROM单元
幂递增
1.2.2可编程逻辑阵列PLA
X1
Xn
与阵列 或阵列 均可编程
···
·· ·
与阵列
· · ·
W1
或阵列
Wl
·
A1
A0
A1 A1 A0 A0
F1
F0
时序型PLA结构图
·
··
X1
Qk
·· ·
与阵列 Q1
Xn
· · ·
W1
···
或阵列
Wl
触发器
···
···
Z1 Zm
PLA优缺点：
对于多输入、多输出的函数，逻辑化简难 运行速度下降了
2。XILINX：FPGA的发明者，老牌PLD公司， 是最大可编程逻辑器件供应商之一。产品种类 较全，主要有：XC9500/4000， Coolrunner(XPLA3) ，Spartan, Virtex等。 开发软件为Foundition和ISE。通常来说，在 欧洲用Xilinx的人多，在日本和亚太地区用 ALTERA的人多，在美国则是平分秋色。全球 PLD/FPGA产品60%以上是由Altera和Xilinx 提供的。可以讲Altera和Xilinx共同决定了PLD 技术的发展方向。
和浮栅之间出现导电隧道，电子可以双向通过， 形成电流。这种现象称为隧道效应。
S Gf Gc
D
N＋
N＋
P
隧道区
D Gc
Gf S
图 Flotox管的结构和符号
Wi (字 线 )
（
D1
V2
Gc
V1
S1
位 线
（
Di
图 E2PROM的存储单元
③ 快闪存储器(Flash Memory)是新一代电信号擦除的可编 程ROM。它既吸收了EPROM结构简单、编程可靠的优点， 又保留了E2PROM用隧道效应擦除快捷的特性，而且集成
CLK OE 输出(m)
(a)
CLK
OE
OLMC(n)
NC
NC
I/O(n)
来自 与逻辑 阵列
反馈
来自邻级 输 出 (m)
XOR(n) NC
NC NC
CLK OE
(c)
(a) 专用输入模式； (b) 专用组合输出模式； (c) 反馈组合输出模式； (d) 时序电路中的组合 输出模式； I/O(n)(e) 寄存器输出模式
真值表 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
输出D 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
PROM构成时序逻辑
A0 D 0
A1
D1
A2 D 2
D3
输出1
输出2 输出3
1D
次 态 CP C1
Q
现 Q态
PROM的逻辑阵列结构
OLMC (16)
OLMC (15)
OLMC (14)
OLMC (13)
OLMC (12)
OE
19
18
图GAL16V8逻辑 图 (a) 逻辑图； 17 (b) 引脚图
16
15
14
13
1
20
UCC
2
19
3
18
4
17
5 GAL 16
12
6 16V8 15
7
14
8
13
9
12
GND 10
11
11
(b)
GAL16V8
追求至善凭技术开拓市场，凭管理增 创效益 ，凭服 务树立 形象。 2020年 12月1 2日星 期六上 午12时 56分2 6秒00: 56:26 20.12 .12
严格把控质量关，让生产更加有保障 。2020 年12 月上午1 2时56 分20.1 2.120 0:56D ecem ber 12, 2020
AC0*
AC1(m)*
AC1(n)
CLK
来 自 邻 级 输m)出 ( OE
来自 与逻辑
阵列
反馈
CLK OLMC(n) OE 至另一个邻级
NC
NC
图 OLMC 5 种工作模
反馈
CLK
OE
OLMC(n)
NC
UCC NC
XOR(n) NC NC NC CLK OE (b)
I/O(n)
NC
NC NC 来自邻级
第1章 可编程逻辑 器件简介
1.1可编程逻辑器件（PLD)的分类
<1000门 低密度
可编程逻辑器件
>1000门 高密度
PROM PLA PAL GAL EPLD CPLD FPGA
逻辑符号说明
(a)
(a)
(a)
A B
F
A B
FA
F
(b)
(b)
(b)
A B
&
F
A ≥1 B
F
A
1
F