当前计算机通常采用多总线结构
处理机总线
CPU
32MHz 4B~8B
主存
二 总 线
扩展总线 控制线路
结 构
ISA / EISA
8.33MHz
1,2,4B
I/O设备1 I/O设备2 . . . . .
多( 2 或 3 )总线结构
三
-
CPU
处理机总线
66MHz 4B~8B
主存
总 线
PCI BUS PCI桥 33MHz 4B
（3）教学实验步骤
学懂教材中使用串行接口的程序， 学习查询串行口运行状态的方法， 用状态查询方式使用IN、OUT指令。 写出几个小的完成输入/输出操作 功能的程序，具体内容自己确定。
结束语
谢谢大家聆听！！！
31
《计算机组成原理》电子课件第 5章输入输出设备与输入输出
计算机硬件系统
控制器
运算器
第3章
入
第2章
高速缓存
出
主存储器
接 口
输入设备
外存设备
和 总
输出设备
第4章
线
第5章
几个概念及术语
总线周期的类型: 内存读 内存写 外设读 外设写 中断 和 DMA
几个概念及术语
总线周期：正 常 总 线 周 期： 一次地址时间和 一次数据时间 BURST总线周期： 一次地址时间和多次数据时间
有关中断的概念与术语
中断源及分类: 内/外中断
中断优先级 中断请求
禁止(开/关)中断 中断屏蔽
软件中断 中断响应 中断嵌套
有关中断的概念与术语
中段处理过程:
关中断 保存断点和现场
判中断源并转入中断服务程序
开中断
执行中断服务程序
关中断
恢复现场和断点
开中断
返回断点
DMA 的概念与处理
DMA 是在高速外设和 主存储器之间自动成批 传送信息、以尽量减少 CPU 干预的入/出方式.
总线的等待状态：
增加的数据时间被称 为总线的等待状态。 影响系统的运行效率。
单总线和多总线结构
早期的计算机，如 DEC 公司的 PDP-11
只使用一组总线，包括数据总线，
地址总线，控制总线。
其优点是结构简单，成本低廉，
缺点是运行效率低。
总线
CPU
主存
输入 设备
输出 设备
多( 2 或 3 )总线结构
结 构
接快速设备
I/O设备3 ISA / EISA
扩展总线
控制线路
I/O设备4
8.33MHz 接慢速设备
1,2,4B
I/O设备1 I/O设备2 . . . . .
通用可编程接口电路
通用: 能有多种用法与入/出功能
可编程: 能通过指令指定接口的功能 和运行控制参数等
通用可编程接口电路
接口内的组成部分: 设备识别线路 数据缓冲寄存器（输入/输出） 控制寄存器 状态寄存器
DMA 卡上应包括
通用接口卡的全部组成部分,
并多出如下内容:
主存地址寄存器，传送字数计数器
DMA 控制逻辑 : DMA 请求
DMA响应
DMA工作方式
DMA优先级及排队逻辑 等
一次完整的 DMA 传送过程
DMA 预处理 CPU 向 DMA 送命令, 如 DMA 方式， 主存地址，传送的字数等， 之后 CPU 执行原来的程序
通用可编程接口电路
中断电路 (中断触发器,中断 屏蔽触发器 等)
电平转换及串行/并 行转换电路等
常用的输入/输出方式
程序直接控制方式(状态循环 查询) 简单，CPU效率低，CPU、外 设串行 程序中断传送方式 CPU利用效率略高，CPU、外 设并行
常用的输入/输出方式
直接内存访问方式 (DMA) 外设直接访问内存， CPU利 用率更高 I / O 通道控制方式 外围处理机方式
DMA 控制在 I/O 设备与主 存间交换数据 准备一个数据, 向CPU发 DMA请求,取得总线控制权， 进行数据传送，修改卡上 主存地址，
修改字数计数器内且 检查其值是否为零, 不为零则继续传送， 若已为零，则向 CPU 发中断请求.
第五章作业
第五章习题中的 第2题， 第 4题，第 9题， 第14题，第15题，第19题 第27题，第29题。
（8个作业题均必做）
附：使用串行接口的教学实验
(1) 教学实验计算机介绍 教学计算机上有串行接口， 8位并行与主机交换信息， 串行地和PC仿真终端通信， 用IN、OUT指令完成入出， 采用状态查询方式工作。
（2）教学实验内容
在教学计算机已有监控程序， 串行口能正常运行，串行口的 端口地址:00(数据),01(状态)， 参照教材上已有的I/O程序例子， 设计用串口完成I/O操作的程序