集成电路分析与设计实验报告班号：_________学号：_____姓名：___成绩：___________________完成日期：年月目录实验2：Linux环境下基本操作 (1)实验3：RTLCompiler对数字低通滤波器电路的综合 (3)实验4: NC对数字低通滤波器电路的仿 (6)实验2：Linux环境下基本操作集成电路设计发展过程中，EDA工具对设计效率的提高起到了巨大推动作用，继而成为现代集成电路设计中不可或缺的一环。

用于集成电路设计的EDA工具多数基于UNIX、Solaris、linux平台。

为了帮助同学学习和使用基于此类平台的集成电路EDA 工具，本实验介绍了linux下的基本操作、命令等。

本实验是实验3和实验4的必要组成部分。

实验中主要对命令行模式下的linux基本操作作了介绍。

命令行模式简单易行，是理解基于脚本的高效率使用EDA工具的方法的基础。

一、目的：1. 熟悉linux文件、目录管理命令；2. 熟悉linux文件链接命令；3. 熟悉linux下文件编辑命令。

二、实验设备与软件集成电路设计终端Linux RedHat 9三、实验内容和步骤1. 系统登陆启动计算机，选择启动linux输入用户名：cdsuser，输入密码：cdsuser至此，完成系统启动，并作为用户cdsuser登录一下简述各种操作。

2. 创建终端和工作文件夹在桌面区域单击右键，选择New Terminal，至此进入命令行模式（可根据需要打开多个）键入察看当前目录命令：pwd ↙说明：此时出现的是当前用户的根文件夹路径。

路径指的是一个文件夹或文件在系统中的位置。

Linux根路径为“/”;当前路径为“./”; 当前路径的上一级路径为“../”。

使用从根路径开始的路径名称成为绝对路径，如“/home/holygun/”。

利用“../”，“./”等方式定义的路径名称成为相对路径，如“../holygun/”。

键入察看当前目录文件命令：ls↙说明：此时列出的是当前目录下的文件和子文件夹列表键入创建文件夹命令：mkdir [学号]↙说明：以你的学号为名建立工作文件夹，所有实验工作应在此文件夹中完成。

以防止和其他实验、毕业设计的同学所作的工作混淆。

键入复制、删除文件命令：cp ./a.dat ../a.dat ↙说明：将当前文件夹下a.dat文件拷贝到父文件夹下，定名为a.datrm ./a.dat ↙说明：再次删除当前文件夹下的a.dat文件，注意命令执行结果。

练习1将/home/tools/cadence/training/holygan0712/下的 filter_lab.tar.gz 拷贝到工作目录下（以学号命名的目录）。

将/home/tools/cadence/training/holygan0712/下的filter_lab.pdf 和filter_lab_report.pdf 拷贝到工作目录下。

3. 文件压缩进入工作目录，察看目录中文件tar zcvf test.tar.gz filter_lab.pdf filter_lab_report.pdf ↙说明：将filter_lab.pdf和filter_lab_report.pdf 压缩成压缩包，命名为test.tar.gz；察看结果。

tar zxvf test.tar.gz ./ ↙说明：将test.tar.gz解压缩到当前目录下，覆盖filter_lab.pdf和filter_lab_report.pdf。

练习2删除test.tar.gz。

将filter_lab.tar.gz解压到工作目录下。

4. 文件编辑、阅读acroread filter_lab.pdf ↙说明：使用pdf阅读器阅读实验指导书gedit a.dat ↙说明：使用gedit编辑、阅读a.dat5. 链接命令删除工作目录/filter_lab/ 下名为library的符号链接。

利用ln命令建立指向 /home/tools/cadence/training/holygan0712/ 的符号链接library。

6. 帮助命令在以上所有linux命令中，如果不清楚用法，均可采用:[待查命令] --help ↙man [待查命令] ↙说明：两种察看命令说明的方法实验3 RTLCompiler对数字低通滤波器电路的综合逻辑综合完成了从RTL级的HDL代码到经过工艺映射的门级网表的设计过程。

本实验结合Cadence RTLCompiler工具，对目标数字滤波器filter进行了综合。

并通过试验过程，让同学基本建立了利用综合工具对电路进行优化、时序分析、功耗初步分析、电路占用芯片面积分析等设计优化方法。

一、目的：1. 掌握Cadence RTLCompiler综合工具的基本作用，输入、输入文件；2. 熟悉Cadence RTLCompiler命令行模式的使用方法；3. 了解Cadence RTLCompiler图形模式的使用方法。

二、实验设备与软件集成电路设计终端Cadence RTLCompiler三、实验原理逻辑综合完成RTL（Register Transfer Lever）行为域描述到门级结构描述的转换。

如图3.1。

作为最早开发并实用的综合工具，结合硬件描述语言，对提高设计效率有重要意义。

图3.1 逻辑综合RTL结构域描述的特点是精确到时钟算数运算，有限状态机等。

滤波器就是典型的精确到时钟的算术描述。

RTL Compiler 等逻辑综合工具，一般经过三个层次的优化过程：结构级优化、布尔级优化，门级优化（工艺映射）。

在运行综合脚本时，在图形界面会看到经过结构和布尔优化并利用通用工艺库综合得到的电路图。

然后利用实际的标准单元库完成工艺映射，得到最终的门级电路图（门级网表）。

针对同步电路，在综合过程中，要对电路进行一定时钟频率下的静态时序分析检查。

只有关键路径（Critical Path）的弛豫时间(Slack)为正值，电路才满足时序要求。

否则必须降低时钟频率或修改电路。

静态时序分析主要进行建立时间检查，不考虑时钟扭曲，单周期同步电路要求时钟周期要大于触发器之间的组合电路延迟时间与触发器的建立时间之和。

在综合报表中会给出面积和功耗结果。

四、实验内容和步骤1.运行RTL Compiler 和综合脚本rc -gui < ../scr/temp.scr ↙得到Gtech（通用工艺库）视图（图3.2）。

图3.2 通用工艺库电路图随后得到工艺映射后的门级电路图（图3.3）。

查看脚本文件，知道目前设置时钟为30000ns，可以修改时钟为其他数值。

再次进行综合，对比结果。

直观地看到，关键路径的弛豫时间（Slack）和所设定时钟周期相对应。

图3.3 工艺映射电路图五．实验结果六：心得体会通过本次实验，我了解掌握了Cadence RTLCompiler综合工具的使用方法，以及Cadence RTLCompiler命令行模式的使用方法。

由于本次实验主要是根据实验指导书的提示进行的，所以步骤十分明确。

我经过一定的练习，对这个软件的功能有了更加深刻的了解。

我希望今后有机会能够更多的学习使用相关软件。

实验4 NC对数字低通滤波器电路的仿真电路的验证是设计的两大部分之一。

本实验进行RTL功能仿真。

这是以RTL级设计输入为起点的流程中第一步验证。

功能仿真主要检查逻辑（计算）是否正确，不考虑延迟。

一、目的：1. 掌握Cadence NC仿真软件的基本作用，输入、输出文件；2. 熟悉Cadence NC命令行模式的使用；3. 熟悉Cadence NC图形模式的使用；二、实验设备与软件集成电路设计终端Cadence NC三、实验原理图4.1 仿真激励除了电路描述本身，仿真是还需要编写测试台，如图4.1。

如图4.2，针对滤波器RTL级代码进行功能仿真，不考虑延迟时间。

仿真工具对代码进行编译Compiler和评估（elaborate），生成完整的仿真模型，配合激励，给出仿真波形。

四、实验步骤和波形观察以下简述实验步骤：首先输入nclaunch &第二步是建立工作环境第三步是编译第四步是elaborate第五步是仿真图4.4 仿真波形六、心得体会通过本次实验，我掌握了Cadence NC仿真软件的基本操作方法，熟悉了Cadence NC命令行模式的使用。

值得注意的是，仿真是设计过程中重要的一步，通过仿真可以发现设计中不易被发现的错误，从而对设计进行修改，以得到正确结果。

仿真的过程也需要编写代码，同时要配合自己的设计来给出激励，才能得到想要的结果。

仿真的代码并不是我编写的，我主要是通过本次实验学会了如何使用CadenceNC仿真软件。

我发现实验需要高度的注意力，每一个步骤都不能有错误，如果漏掉或做错了某个步骤，就可能导致最后的仿真结果不符合要求，从而就要对我自己的设计进行修改，这便造成不必要的麻烦。

最后感谢老师同学的帮助，我的实验才能成功。