SRAM——静态随机访问存储器
SRAM(Static RAM、静态RAM)
速度快 功耗大 价格贵（相对于容量） 集成度低 不需要刷新 接口简单 应用：DSP、单片机、 可编程逻辑器件的外部缓 存
SRAM原理结构(IDT7164)
地 址
数 据
控 制
应用中的SRAM
单片机
IDT7007的信号灯访问
专门的选择信号SEML#和SEMR# 用A0、A1、A2三个最低地址寻址8个信号灯 状态用D0送出或读取
CPU A
WE# CSn A0~A2 D0
WEL# WER# 双端口 SEMR# SEML# A0L~A2L RAM A0L~A2L D0L D0R
WE# CPU CSn A0~A2 B D0
IDT7007内部结构
左数据D0~D8 右数据D0~D8
左地址： A0~A14
semaphore
右地址： A0~A14
semaphore
左
右
IDT7007信号意义
信号名 左端口 CEL# R/WL# OEL# A0L~ A14L D0L~D7L SEML# INTL# BUSYL# M/S VCC GND 右端口 CER# R/WR# OER# A0R~ A14R D0R~D7R SEMR# INTR# BUSYR# 片选信号。 读写使能信号，高电平为读操作、低电平为写操作。 数据输出使能信号。 地址信号，15位地址可寻址32K存储单元。 8位数据输入/输出信号。 信号灯使能，读写信号灯标志位的选通信号。 中断输出信号。 BUSY标志信号，表示两端口同时读写同一单元产生冲突。 主、从器件选择，用于多片IDT7007的级连。 +5V电源。 信号地。 功能
RM/RMVB/AVI/FLV/MPG/MPEG /DAT/3GP/ASF/DAT/MOV/MP4
SD卡 USB 锂电池 2片K4S641632 合计16MB K9LAG08UOM 2GB NAND FLASH
CPLD
纸币图像识别
A/D
TMS320DM6437 DDR-II
CIS
JTAG
SRAM
电源
IDT7007读写冲突
两个处理器同时写同一个存储单元 对同一个存储单元，一个端口在读（写），同时另 一个端口要写（读） 冲突发生时，仲裁逻辑允许先产生读写操作的一方 优先完成操作，同时将另一端口的BUSY#信号设 置为有效，并在片内禁止其对该存储单元的写操作
IDT7007端口仲裁逻辑工作方式
嵌入式系统中的存储器
要求掌握的知识点
1. SRAM有什么特点？ 在嵌入式系统中常用于什么场合？ 2. 相对于PC的内存储器，嵌入式系统的内存储器有哪些特点？ 3. 什么是双端口存储器（DPRAM）？在嵌入式系统中DPRAM常用于什么 用途？ 4. DPRAM的硬件信号灯是什么？有什么作用？以IDT7007芯片为例，画 图说明信号灯的实现原理，并解释为什么这样的信号灯能发挥作用？ 5. 以IDT7007芯片为例，说明DPRAM有哪些方法避免不同端口上的处理 器同时访问DRPAM时产生冲突？ 6. 若SDRAM存储器芯片，行地址有13根，列地址9根，有4个Bank，数 据宽度为16位，则该芯片的容量是多少？ 7. 为什么把NOR FLASH也称作CODE FLASH？而把NAND FLASH称 作data flash? 8. Nor Flash的接口和Nand Flash的接口有什么不同？ 9. 对于读写操作时，SRAM和Nor Flash有什么区别？ 10. Nand Flash有哪些接口信号？使用这些有限的信号线，处理器是怎么 寻址Nand Flash内部超大容量的内存单元的？ 11. S-EEPROM在嵌入式系统中主要作用是什么？
IDT7007的信号灯原理
IDT7007信号灯状态变化序列例子
端口操作
左边
右边
IDT7007的中断信号
通过IDT7007，两个端口上的CPU可以相互给对方发出中断请 求，也可以清除对方的中断 左端口写0X7FFF，INTR#产生中断；右端口读0X7FFF，清 除INTR# 右端口写0X7FFE，INTL#产生中断；左端口读0X7FFE，清 除INTL# 两个地址的值用户定义，不用中断时是普通的RAM单元
W39L040A结构与封装
W39L040A信号说明
信号名 A0~A18 D0~D7 CE# OE# WE# Vcc Vss 数据信号，芯片位宽为8。 片选信号，该信号有效时芯片被选中，否则进入低功耗待机状态。 数据输出使能信号，读操作时该信号有效，允许数据从芯片输出，信号 无效时禁止输出，将输出引脚置为高阻态。 写使能信号，写操作中，在WE#和CE#两个信号下降沿的第二个锁存地 址，在WE#或CE#的两个信号上升沿的第一个锁存数据。 芯片电源，+3.3V单电源供电。 信号地。 功能 地址信号，19个地址信号可寻址512K存储单元。
W39L040A块地址
存储块 SA0 SA 1 SA 2 SA 3 SA 4 SA 5 SA 6 SA 7 高三位地址 A18 A17 A16 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 块大小（KB） 64 64 64 64 64 64 64 64 地址范围 0x00000h~0x0FFFFh 0x10000h~0x1FFFFh 0x20000h~0x2FFFFh 0x30000h~0x3FFFFh 0x40000h~0x4FFFFh 0x50000h~0x5FFFFh 0x60000h~0x6FFFFh 0x70000h~0x7FFFFh
SRAM
DPRAM——双端口RAM
DPRAM基本概念
DPRAM有两套相互独立的地址、数据、控制信号 通过两套信号，两个CPU可同时对DPRAM进行读写 但是，两个CPU不能同时“写”或同时“读/写”同一个存 储单元 DPRAM内部有相应的功能设计，避免出现读写冲突
DPRAM应用示意图
NAND与NOR的接口
NOR
单片机
NAND
NOR FLASH
ARM小系统中的NOR FLASH
NOR Flash实例——W39L040A
台湾Winbond产品 工作电压： 3.3V单电压工作 4Mb，组织方式为512Kx8 读周期为70ns或90ns 典型的字节编程周期为9uS 内部由8个相同的块(sector)组成，每个块为64KB，每个块可 单独擦除 整片擦除时间6秒，每块擦除时间0.7秒 20年的数据保存期 多种封装形式：PLCC32、STSOP32、DIP32、TSOP32
NAND与NOR的接口差别
NOR flash采用线性寻址，通过地址信号直接寻址内 部的每一个字节 NAND器件采用8个I/O引脚用来传送控制、地址和数 据信息，采用间接的寻址方式 NAND内部读和写操作以存储块为单位(如512字节) NOR的硬件接口与传统的SRAM类似，而NAND接口 与IDE硬盘接口相似
存储器基本概念
计算机是能按照指令对各种数据进行自动加工 处理的电子设备 存储器是计算机必不可少的组成部分 存储器内部存储器和外部存储器 内存是电路板上的半导体存储器件 外存则包括硬盘、光盘、U盘、电子盘及各类 存储卡
计算机存储系统结构
PC中的内存储器
基于DM642的嵌入式DVR系统
Synchronous DRAM
SDRAM内部结构(4Mx16bits)
控制信号 4个BANK
行/列地址 数据接口
MR寄存器 BANK选择
课后阅读：
阅读W982516数据手册
Flash
EPROM器件
Flash存储器基本概念
闪存，一种非易失性存储器 闪存是EEPROM的一个特例，与普通EEPROM相比， 闪存采用基于块存储结构；闪存的读、写、擦除与传统 EEPROM不同；闪存更易做到大容量、大集成度 Flash主要分两类： NOR flash和NAND flash 二者接口不同，应用对象也不一样，NOR常用于存储程 序，也称code flash；而NAND常用于存储数据，也称 data flash
输入 CEL# 任意 H 任意 L CER# 任意 任意 H L A0L~A14L A0R~A14R 两个端口地址不匹 配 两个端口地址匹配 两个端口地址匹配 两个端口地址匹配 BUSYL# H H H 输出 功能说明 BUSYR# H H H 正常访问 正常访问 正常访问 BUSY端口禁止 写
后发起读写的端口为 “L”
8051单片机结构
基于GX处理器的嵌入式系统结构
基于FIC8120单通道DVR系统
S3C2410核心板
ARM9核心板 CPU + 存储器（flash，SDRAM）
驰为S800P MP4播放器中的存储器
130万像素 华芯飞JZ4740 主频为400MHz
RM/RMVB/AVI/FLV/MPG/MPEG /DAT/3GP/ASF/DAT/MOV/MP4
IDT7007的BUSY#信号的应用
BUSY#信号用于防止DPRAM的两个端口同时“写”或 “读/写”同一个存储单元 并不是每个系统都要用BUSY#信号，如用信号灯
CPU A
双端口 RAM
CPU B
WAIT
BL# BR#
WAIT
IDT7007的硬件信号灯(Semaphore)
信号灯是指DPRAM中几个可寻址的特殊状态位 IDT7007有8个信号灯 DPRAM常用于两个处理器之间的通讯，不同处理器 之间需要有任务协调机制，避免抢占公共资源时出现 冲突，这是信号灯功能 两个处理器用一个信号灯作为共享存储区的占用标志 硬件信号灯不直接控制芯片的工作，只为软件提供支 持
双端口存储器应用实例