毕业设计论文论文题目：数字电子时钟设计原理某职业技术学院电气工程系毕业设计任务书1.能够利用软件设计数字电子钟电路原理图。
2.要求熟悉集成芯片功能。
3.具有时、分、秒显示功能。
三、毕业设计进程表毕业设计进程表起止日期设计内容备注第1周资料准备，查阅相关文献第2周设计电路第3-4周编写说明书，交指导老师审阅第5周整理资料，准备答辩前言目前市场上提供的无论是机械钟还是石英钟在晚上无照明的情况下都是不可见的。
要知道当前的时间，必须先开灯，故较为不便。
现在市场上出现了这样一类的电子钟，它以六只LED数码管来显示时分秒，与传统的以指针显示秒的方式不同，超越了人们传统的习惯与理念。
数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。
如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。
要实现数字电子钟的设计可以由单片机控制或者由数字IC构成。
这里我们要做的是一个由数字IC构成的数字电子钟设计。
目录1 设计功能要求 (1)2 设计方案 (1)3设计中所用到的元器件 (2)3.1译码器 (2)3.2计数器 (4)3.3显示器 (4)3.4振荡器 (5)4 电路设计 (6)4.1时分秒计数器 (6)4.1.1秒计数器的设计 (6)4.1.2分计数器的设计 (8)4.1.3时计数器的设计 (8)4.2校时电路 (8)4.3译码显示电路 (10)4.4总体电路 (11)5器件清单 (13)结束语 (14)致谢 (15)参考文献 (16)附录A 数字电子钟整体体电路图 (17)1 设计功能要求设计一数字钟，该数字钟能够准确计时，以数字形式显示时、分、秒的时间和校时功能。
在电路中，振荡电路提供的1Hz脉冲信号。
在计时出现误差时电路还可以进行校时、校分和校秒的功能。
并且要用数码管显示时、分、秒，各位均为两位显示。
具体要求如下：1.时的计时要求为“23置0”，分和秒的计时要求为60进制。
2.准确计时，以数字形式显示时，分，秒的时间。
3.校正时间。
2 设计方案根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图2.1所示。
由图2.1可知，电路的工作原理是：多功能数字钟电路主要由振荡器、计数器、译码器和显示器构成。
图2.1 电路框图主体电路由基准频率源、计数器、译码显示驱动器、数字显示器和校准电路等五部分组成。
其中：（1）基准频率源是数字电子钟的核心，它产生一个矩形波时间基准源信号，其稳定性和频率精确度决定了计时的准确度。
（2）译码器采用BCD码-七段显示译码驱动器。
显示器采用LED七段数码管。
（3）校准电路可采用按键及门电路组成。
系统工作原理：振荡器产生的稳定高频脉冲信号作为数字钟的时间基准。
秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“23置0”规律计数。
计数器的输出经译码器送显示器，计时出现误差可以用校时电路进行校时、分、秒。
3设计中所用到的元器件3.1译码器显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。
发光二极管点亮只须使其正向导通即可，根据LED的公共极是阳极还是阴极分为两类译码器，即针对共阳极的低电平有效的译码器和针对共阴极LED的高电平输出有效。
这里我选用CD4511,它是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段显示译码器，其特点为：具有BCD转换，信号锁存控制，能提供较大的拉电流。
可直接驱动LED显示器。
它的引脚图如图3.1所示：图3.1 CD4511的引脚图其功能介绍如下：BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。
它主要用来检测数码管是否损坏。
LE：锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD码输入端。
a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。
左边的引脚表示输入，右边表示输出，还有两个引脚8、16分别表示的是GND、Vcc。
CD4511的逻辑功能如表3.1所示。
表3.1 CD4511的逻辑功能输入输出LE BI LI D C B A a b c d e f g 显示X X 0 X X X X 1 1 1 1 1 1 1 8X 0 1 X X X X 0 0 0 0 0 0 0 消隐0 1 1 0 0 0 0 1 1 1 1 1 1 0 00 1 1 0 0 0 1 0 1 1 0 0 0 0 10 1 1 0 0 1 0 1 1 0 1 1 0 1 20 1 1 0 0 1 1 1 1 1 1 0 0 1 30 1 1 0 1 0 0 0 1 1 0 0 1 1 40 1 1 0 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 1 0 0 0 1 1 1 1 1 60 1 1 0 1 1 1 1 1 1 0 0 0 0 70 1 1 1 0 0 0 1 1 1 1 1 1 1 80 1 1 1 0 0 1 1 1 1 0 0 1 1 90 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐0 1 1 1 1 1 1 0 0 0 0 0 0 0 消隐1 1 1 X X X X 锁存锁存3.2计数器在数字电子技术中应用的最多的时序逻辑电路中，计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时以及进行数字运算等。
按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器。
常见的同步计数器有74160系列,74LS290系列。
这里选用74LS160。
它是一个具有异步清零、同步置数的集成四位同步十进制加法计数器。
它的引脚图如图3.2所示。
图3 .2 74LS160的引脚图它的工作真值表如表3.2所示表3.2 74LS160工作真值表输入变量输出变量工作模式MR PE CEP CET CLK P3 P2 P1 P0 Q3 Q2 Q1 Q00 X X X X X X X X 0 0 0 0 异步清零1 0 X X ↑d3 d2 d1 d0 d3 d2 d1 d0 同步置数1 1 1 1 ↑X X X X 计数加法计数1 1 0 X X X X X X 保持数据保持1 1 X 0 X X X X X 保持数据保持3.3显示器常用的数字显示器有多种类型。
按接法分有两种：共阳极显示器或共阴极显示器。
按发光物质分，有半导体显示器【又称发光二极管（LED）显示器】、荧光显示器（VFD）、液晶显示器（LCD）、等。
我所选用用的是LED显示器。
因为选用的CD4511译码器对应的显示器是共阴极显示器，所以它的结构和共阴极接法如图3.3所示。
图a LED结构图b LED共阴极接法图3.3七段显示器3.4振荡器振荡器有石英晶体震荡和多谐振荡器两种。
石英晶体震荡较多谐振荡器昂贵，我们对精度要求不高所以选择由集成555定时器与R、C组成的多谐振荡器。
555构成的多谐振荡器，输出振荡频率f＝1Hz的脉冲。
555定时器的引脚排列如图3.4所示。
图3.4 555引脚排列图由它组成的多谢振荡器电路图如图3.5。
图3.5 555构成的多谐振荡器图中，C是外接定时电容，R1、R2是充电电阻，R2又是放电电阻。
C1用于防干扰。
当接通电源后，Vcc要通过电阻对C充电，充至当THOLD=2/3Ucc时， A1输出为1，比较器A2输出高电平，输出端3输出低电平，放电三极管T导通，电容C又要通过R2、T放电，Vcc下降，当Vcc下降至1/3Ucc时，VT截止，C又重新充电，以后恢复以上过程。
其震荡周期为T=T1+T2=0.7(R1+R2)C （式3.1）因为f=1Hz，所以T=1s。
根据公式3.1选择R1、R2、C即可。
4 电路设计4.1时分秒计数器4.1.1秒计数器的设计秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
74LS160实现60进制的方式有两种：异步清零、同步置数。
我选择的是同步置数功能，即当计数到59时清零并重新开始计数，所以MR应设置为1。
因为单片74LS160所能实现的最大记数模数M=10,构成N=60进制计数器,M<N<M*M=100,故需两片74LS160.而且S N-1状态只能用8421BCD码,而不能用二进制码．N=60, S N-1=01011001用74LS160构成六十计数所示, 低位片(1)实现十进制，时位片(2)实现六进制。
其工作原理如下：十进制加法计数：将低位片的MR和CEP、CET并联，即MR=CEP=CET=1，当秒输出的输出信号≠59时，低位片和高位片的输出信号通过与非门74LS20后使低位片和高位片的PE=1，在CLK端输入计数脉冲，此时低位片进行十进制加法计数。
低位片每计数到第十次时，进位输出信号TC=1，将低位片的TC端接高位片的CEP和CET,即CEP=CET=TC=1, 高位片的MR=1=PE,此时高位片进行十进制加法计数。
保持：当低位片没有进位输出信号时，即TC=0,高位片的CET=CEP=0,MR=PE=1,高位片保持状态不变。
同步置数：当低位片输出为9且高位片输出为5时置零。
所以将低位片和高位片的输出信号连接与非门74LS20。
当高位片低位片输出信号为59时，低位片和高位片的输出信号通过与非门74LS20使低位片和高位片的PE=0，又因为MR=1，在输入时钟脉冲CLR上升沿作用下，并行输入端的数据P0P1P2P3被置入计数器的输出端，即低位片和高位片的Q0Q1Q2Q3= P0P1P2P3，所以把P0P1P2P3接地，使得Q0Q1Q2Q3=0。
从而完成低位片（1）、高位片（2）的同步置数。
电路图如4.1所示。
图4.1 秒部分设计图4.1.2分计数器的设计分的设计与秒的设计原理基本相同，不再阐述。
4.1.3时计数器的设计根据设计要求,时计数器设计必须为24进制技术,（5）片为是时信号低位片,(6)片为时信号高位片。
当高位片为0,1时,低位片为十进制计数,当高位片为2时,低位片为4进制记数。
因此，要实现数字电子时钟时信号24小时制的功能，只需要加入与非门进行条件判断，在按照4.1的内容，同理易得二十四进制记数即24计数电路如图4.2所示。