当指令队列已满，而且EU对BIU又无总线访问 请求时，BIU便进入空闲状态。
在执行转移、调用和返回指令时，指令队列中 的原有内容被自动清除。
微处理器内部结构
“流水线”结构
在8086/8088中，EU和BIU这种并行的工作 方式不仅有力地提高了工作效率，而且这 也是它们的一大特点。EU和BIU之间是通过 指令队列相互联系的。指令队列可以被看 成一个RAM区，EU对其执行读操作，BIU对 其执行写操作。
为了能寻址1MB空间，
8086对存储器进行逻辑
将存储器分成4种段，存放三类信息： 分段，每个段最大为
代码、数据、中间结果和断点地址。
64KB，最小为16B（ 微处理器内部结构
此时最多64K个段）。
（ ii ）4个段寄存器CS、 DS 、SS 、ES
分别指示存储区的段地址（段起始地址的高16位，段起始地址又 称为段基地址），用来识别当前可寻址的四个段，不可互换使用。
8086的内部结构从功能分成两个单元
总线接口单元BIU——管理8086与系统总线的接口，负 责CPU对存储器和外设进行访问
执行单元EU——负责指令的译码、执行和数据的运算
两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和执行的
流水线操作
取指 取指 取指 取指 得到数据
（ iii ）存储单元的逻辑地址和物理地址
逻辑地址 段地址 0000H~FFFFH（由段寄存器提供 ） 偏移地址 段内某个单元到段基地址的距离 （0000H~FFFFH，由指令提供 ）
CPU访问存储器时，送出00000H~FFFFFH间的一个20位的物理地址。
码等多种数据类型进行处理。
端口地址：16位I/O端口地址可寻址64K端口地址。
每一个地址对应一个字节宽的I/O端口。
中断功能：可处理内部软件中断和外部硬件中断源达256个。
支持单片CPU或多片CPU系统工作。
微处理器内部结构
3 存储器分段与段寄存器
8086/8088率先打破微处理器只能访问64KB存储空间的限 制，可寻址1MB。
8088的内部结构
AH AL
BH BL
通用 寄存器
CH CL DH DL
SP
BP
SI
DI
16位
地址
加法 ∑
20位
器
8位
CS
DS
SS
输入/输出
ES
控制电路
IP
外
内部暂存器
部
总
线
ALU
执行部分 控制电路
12 348位指令队列标志存器执行部件 （EU)
总线接口部件 （BIU)微处理返器回内部结构
1 8086CPU内部结构
微处理器内部结构
8086/8088微处理器内部结构
微处理器内部结构
教学重点
微处理器基本结构 8088/8086的内部功能结构； 8088/8086中的寄存器
微处理器内部结构
1 8086CPU内部结构
1. 算术逻辑单元（运 算器）
2. 寄存器组 3. 指令处理单元（控
制器）
微处理器内部结构
等待 执行 执行 执行 执行 微处理器内部结构
1.1 BIU （Bus Interface Unit）
功能
完成所有外部总线的操作，提供总线控制信号。 具体地说，完成：取指、指令排队、读写操作
数、地址转换（将两个16位地址相加 20位 物理地址），总线控制。 BIU使用指令队列实现流水线操作：当指令队 列中有2个或2个(8088为1个）以上的字节空间， 且EU未申请读写存储器，则BIU顺序预取后续 指令代码 Queue。
（ i ）存储器空间
20根地址线
220 = 1M Byte
00000H
A19
地址
A0
1 00 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 0 1
……
972D5H
分段原因:
FFFFFH
段
8086有20根地址线，但
其内部可以表示的地址
972D5H 12H
最多只能是16位。
(972D5H)=12H
变址寄存器：SI，DI
② 算术逻辑运算部件ALU
16 位加法器，用于对寄存器和指令操作数进行算术或逻辑运算.
③ 标志寄存器PSW
9个标志位，其中6个条件标志位用于存放结果状态.
④ 运算寄存器 接收从BIU的指令队列中取来的指令代码， ⑤ EU控制系统 译码并向 EU 内各有关部分发出时序命令信号，
协调执行指令规定的操作。
微处理器内部结构
2 8086/8088 CPU 主要性能
字长：16位 / 准16位。
时钟频率：8086/8088标准主频为5MHz,8086/8088-2主频为8MHz。
数据、地址总线复用。
最大内存容量：1MB。
基本寻址方式：8种。
指令系统：99条基本汇编指令。
可以对位、字节、字、字节串、字串、压缩和非压缩BCD
微处理器内部结构
1.2 EU(Execution Unit）
EU的工作过程
从BIU指令队列中取指译码电路分析相应 控制命令 控制数据经过“ALU数据总线”的流 向：
(1)若是运算操作：操作数 暂存器 ALU； 运算结果 经“ALU总线”相应Reg、并置
PSW 。 (2)若从外设取数：EU BIU访问MEM 或
微处理器内部结构
1.1 BIU （Bus Interface Unit）
组成
① 4个段寄存器
代码段Reg：CS 堆栈段Reg：SS 数据段Reg：DS
附加段Reg：ES
② 指令指针寄存器IP（下一条要取的指令在当前
③ 指令队列Queue
代码段内的偏移量）
④ 20位地址加法器Σ
⑤ 总线控制逻辑
⑥ 内部通信寄存器
I/O 内部通信寄存器 向“ALU数据总线”传 送数据。
微处理器内部结构
“流水线”结构
总线接口部件BIU和执行部件EU并不是同步 工作的， 两者的动作管理遵循如下原则：
每当8086的指令队列中有2个空字节，BIU就会 自动把指令取到指令队列中。
而同时EU从指令队列取出一条指令，并用几个 时钟周期去分析、执行指令。
微处理器内部结构
1.2 EU(Execution Unit）
功能
负责全部指令的执行； 向BIU输出（地址及结果）数据； 对Reg及PSW进行管理。
微处理器内部结构
1.2 EU(Execution Unit）
组成
①
数据寄存器：AX，BX，CX，DX (16位)
8个通用寄存器
AH,AL,BH,BL,CH,CL,DH,DL（8位） 指针： SP，BP