地址总线
CPU 数据总线
控制总线
I/O接口 数据端口
译码
状态端口 控制端口
数据线 状态线
I/O 设备
控制线
图6-1 接口的基本结构
第6章 I/O系统
6.1.3 端口地址及编址方式 1．端口地址 2．两种编址方式 （1）I/O接口与存储器统一编址 （2）I/O接口独立编址
6.2 接口数据的传送方式 6.2.1 无条件传送方式 这种方式下，CPU不查询外设状态，在其需要时直
《微机原理及其应用》 第6章I/O系统
目录 6.1 I/O接口概述 6.2 接口数据的传送方式 6.3 DMA控制器8237A
机械工业出版社
第6章 I/O系统
6.1 输入/输出接口概述 6.1.1 接口的概念与功能
输入输出（以下简称I/O）系统是计算机系统的重要 组成部分之一，它包含I/O设备（简称外设）以及它们与 计算机之间的接口。
第6章 I/O系统
2．8237A芯片的引脚 8237A是40引脚的双列直插式器件，其引脚如图6-6
所示 。
IOR IOW MEMR MEMW NC READY HLDA ADSTB AEN HRO CS CLK RESET DACK2 DACK3 DREQ3 DREQ2 DREQ1DRE Q0 AND
1
40
8237A
20
21
A7 A6 A5 A4 EOP
A3 A2 A1 A0 VCC DB0 DB1 DB2 DB3 DB4 DACK0 DACK1 DB5 DB6 DB7
第6章 I/O系统
1. 查询式输入 图6-3是一个用查询输入的接口电 路。
其工作过程如下：
＆
RD
M/IO
数据
输
入
装
置
选
通
+5V
锁 存 器
R
Q
D
READY
三态 缓冲器 （8）
三态 缓冲器 （1）
数据 端口
状态 端口
地址 译码
地址 总线
＆
M/IO
RD
图6-3 查询式输入接口电路
第6章 I/O系统
2．查询式输出 图6-4为一个用查询式输出的接口电路。 其工作过程如下：
第6章 I/O系统
用户设计I/O接口电路的时候，应使用系统未占用的端口地 址区域，见表6-2。
第6章 I/O系统
6.3 DMA控制器8237A
6.3.1 8237A的功能 8237A是Intel公司生产的高性能DMA控制器，适合
与Intel公司的各种微处理器配合。DMA控制器与一般 的接口不一样，它在DMA期间要接管系统总线，控制总 线上的其他设备，这时称它为总线主模块；当DMA控制 器不在DMA期间时，它又是一个普通接口，接受CPU对 它的读写控制，这时DMA控制器就成了总线从模块。
第6章 I/O系统
6.2.5 PC机中I/O端口地址分配 在PC系列微机中，使用A0～A9共10条地址线访
问I/O端口，寻址范围为0～3FFH。其中前256个端口地 址供系统电路板上寻址I/O接口芯片使用，后768个供扩 展槽接口卡使用，具体分配情况见表6-1。
第6章 I/O系统 表6-1 系统板上I/O接口器件的端口地址
I/O接口一般具有以下基本功能： 1．数据缓冲 2．执行CPU命令 3．设备选择 4．信号转换与数据格式转换 注意：前三项功能是一般接口都需要的。
第6章 I/O系统
6.1.2 接口信号的分类及基本结构 1．接口的信号分类 （1）数据信息 （2）状态信息 （3）控制信息 2．接口的基本结构
第6章 I/O系统
数据
输 出
锁 存 数据总线 器 DB
＆
WR M/IO 数据端口
地址 地址总线
装 置
译码 AB 状态端口
ACK
＆
M/IO
RD
STB
QR +5V
D
BUSY
三态 缓冲器 （1）
去数据总线 D7
图6-4 查询式输出接口电路
第6章 I/O系统
6.2.3 中断传送方式 查询方式进行数据传送解决了CPU与外设速度的协
调问题，但大大降低了CPU的使用效率，因为CPU把大 部分时间都花费在查询外设状态上，在查询期间CPU不 能从事其他工作。
6.2.4 DMA传送方式
内存
BUS
控制信号
CPU
HOLD
DMA
DREQ
外设
控制器
接口
HLDA
DACK
图6-5 DMA传送方式示意图
第6章 I/O系统
DMA传送的基本过程： （1）外设提出DMA传送请求。当外设需要输入或输出数 据时，向DMA控制器发出DMA请求信号DREQ，表示请求进 行一次DMA传送。 （2）DMA控制器向CPU发出总线保持请求。DMA控制器接 到请求后，经控制电路向CPU的HOLD引脚发出总线保持请 求，请求取得总线控制权，并等待CPU的回答。
图6-2 无条件输入输出传送方式
第6章 I/O系统
6.2.2 查询传送方式 采用这种方式，CPU在进好）信号是否有效，若有效， 表示外设可以接受操作，CPU即进行输入/输出操作； 若无效，表示外设暂不能接受操作，CPU则等待。在等 待期间，CPU所做的只是循环检测READY信号，一旦发 现其变为有效，就立即进行操作。
第6章 I/O系统
（4）DMA控制器传输。DMA控制器在收到HLDA回 答后，即开始对DMA传输过程的控制，它向外设送出 DACK作为对DMA请求的响应，同时也作为外设的数 据选通信号。还向系统总线送出控制信号和地址，以 选择合适的存储单元。在一次DMA结束后，DMA控制 器撤销HOLD信号，CPU也消除HLDA，并重新开始对 总线使用。
接对外设执行I/O操作。此方式优点是硬件和软件都达 到最简单，缺点是外设必须随时处于待命状态，并且外 设的处理速度必须跟上CPU的速度，否则就会出错。所 以无条件传送用的较少。图6-2所示。
第6章 I/O系统
数据总线
输出 锁存器
输出设备
地址总线
M/IO WR
地址 译码
RD
＆ ＆
三态 缓冲器
EN
输入设备
第6章 I/O系统
（3）CPU响应。CPU在每个时钟上升沿都监测有无HOLD 请求，若有此请求，且自身正处在总线控制周期中，C PU就立即响应此总线保持请求。如果CPU正在执行某个 总线周期，那么要到这个总线周期结束后再响应此总 线保持请求。CPU对总线保持请求有两个动作：一是从 HLDA引脚端送出一个响应信号，告诉DMA控制器可以开 始占用总线；二是将CPU自己与总线相联接的引脚置为 高阻态，即释放了总线。