三、填空题1.计算机是通过( 地址)、( 数据)、( 控制)总线把各个部件连接在一起，构成一个系统。

2.8086的数据总线是( 16 )位，地址总线是( 20 )位。

3.PC机主存储器中的基本存储单元的长度是( 字节)。

4.80486可访问8位、( 16 )、和( 32 )位的寄存器。

5.在微处理器的实地址方式下，段寄存器的作用是( 存放段基址)。

6.若一个数中含有3个“1”，则其奇偶标志为( 1 )。

7.80486工作在实模式下时，若需对堆栈区进行操作，其物理地址是由( SS )和( SP )组合产。

8.程序设计中使用的地址称为( 逻辑地址)，而CPU对存储器单元进行操作时使用的地址称为（物理地址)。

9.按存储器的分级原则，其容量最大的一级存储器成为( 外存)。

10.按存储器的分级原则，其速度最快的一级存储器成为( 寄存器)。

11.微机的主要性能指标中，字长是指( 一次能处理的二进制位数)。

12.微型计算机由( 软件)和( 硬件)两大部分组成。

13.上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从（FFFF0H）地方取14.8088与外部交换数据的总线宽度是( 8 )位，与寄存器组之间的数据总线宽度是( 8 )位，EU内部总线宽度是( 16 )位。

16.8086/8088将整个存储空间划分为许多逻辑段，每个逻辑段容量在( 64K )以内，各个逻辑段( 可以)相互重叠。

17.8086/8088中，某单元只能有一个( 物理)地址，但可以有多个(逻辑)地址。

18.如果对堆栈进行操作，则段基址来源于( SS ) ，偏移地址来源于( SP )。

19.某存储单元物理地址为32413H，则相对于段地址为3000H，其偏移地址为( 2413H ) ，若，它的偏移地址是1003H，则其段地址为( 3141H )。

20.在8086/8088系统中，所有读写存储器或I/O端口操作都是由( BIU（总线接口单元）) 通过系统总线完成的。

1.若SS=5310H，SP=0E30H，其物理地址为( 53F30H )。

3.指令由( 操作码) 和(操作数) 两个字段构成。

4.条件转移指令JNE的测试条件是( ZF=0 )。

5.若用指针（BP）访问存储器，则数据包含在( SS ) 段中。

6.若AX=1234H，SP=1000H，指令PUSH AX执行后AX=( 1234H)，SP=( 0FFEH)7.指令采用( 立即)寻址方式时操作数是在代码段中。

1.为保证动态RAM中的内容不消失，需要进行( 定时刷新)操作。

2.16K字节的存储芯片有( 14)根地址线，用它构成64K空间的存储器共需( 4 )片，与8位机相连时需地址译码器74LS138至少( 1)片，若要求该地址空间为连续的，则译码器的引脚A应接地址线( A14)，引脚B接地址线(A15)，引脚C接地址线(1或0)。

3. 随机存储器RAM主要包括( SRAM)和( DRAM)两大类。

4. 构成64K*8的存储系统，需8K*1的芯片( 64)片。

5. 某存储模块的容量为64K，它的起始地址若为20000H，则末地址应为( 2FFFFH)。

6. 某RAM芯片的存储容量是8K×8bit，则该芯片引脚中有几根地址线？几根数据线？如已知某半导体存储器芯片SRAM的引脚中有14根地址线和8根数据线，那么其存储容量应为（13根地址线，8根数据线;16KB）。

7. 某RAM芯片的存储容量是4K×8位，该芯片引脚中有（12根地址线）根地址线，（8根数据线）根数据线。

8. 某16位微机系统的地址总线为20位，其存储器中RAM的容量为128KB，首地址为80000H，且地址是连续的。

问可用的最高地址是( 9FFFFH)H。

9. 用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（32）片，产生片选信号的地址至少需要（4）位。

10. 8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置（锁存器），为提高总线驱动能力，应配置（驱动器）。

11. 8086和8088的地址总线有（20）根，能寻址（1 ）MB的存储器空间。

12. 组成32M*8位的存储器，需要1M*4位的存储芯片共（64）片。

13. 8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( 数据线低8位) ；从奇地址按字节读时，进入数据总线的( 数据线高8位)。

15. 某8086微处理器系统中设计了一个存储为128KB的SRAM存储器模块，约定该存储器模块的起始地址为80000H，则该存储器模块的末地址为( 9FFFFH ) 。

16. 设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是( 0BFFFH)。

1. 对I/O端口有两种编址方法，它们是( 独立)编址和( 统一)编址。

2. CPU从I/O接口中的（状态端口）获取外设的“准备就绪”或“忙/闲”状态信息。

3. 若要实现存储器与存储器、存储器与外设之间直接进行数据交换（不通过CPU）应采用的方法是（DMA）。

4. CPU与I/O接口间的信息一般包括( 数据信息，状态信息，控制信息三类。

5. 能支持查询传送方式的接口电路中，至少应该有( 状态)端口和( 数据)端口。

1. 类型码为（16H ）的中断所对应的中断向量存放在0000H：0058H开始的4个连续单元中，若这4个单元的内容分别为（80、60、50 ），则相应的中断服务程序入口地址为5060H：7080H。

2. CPU 在指令的最后一个时钟周期检测INTR引脚，若测得INTR 为（1）且IF为（1），则CPU在结束当前指令后响应中断请求。

3. 从CPU的NMI引脚产生的中断叫做（非屏蔽中断），他的响应不受（中断屏蔽寄存器）的影响4. 中断类型码为15H的中断，其服务程序的入口地址一定存放在（0054H ）四个连续的单元中，若这四个单元的的内容为：66H、50H、88H、30H，则其服务程序的入口地址为（3088:5066 ）。

5. 中断控制器8259A中的中断屏蔽寄存器IMR的作用是（禁止某些中断源中断）。

6. CPU响应可屏蔽中断的条件是CPU开中断、有中断源提出中断请求、CPU执行完现行执令后。

7. 在8086/8088微机系统中，INT 20H 指令中断向量存放在中。

0000H:0080H8. CPU在响应中断时，首先是保护?（断点），然后将中断服务程序入口地址送入（IP）。

9. 在8086/8088微机中，实现CPU关中断的指令是（CLI），实现开中断的指令是（STI）。

10. 如果CPU同时接收到中断请求和总线请求，则CPU应先响应( 总线请求)。

11. 当用8259A管理INTR中断时，要发出EOI命令结束中断是操作( OCW2)命令字。

12. 执行INT n指令时，其中断类型号由( CPU)提供，响应INTR时，中断类型号由(外部电路) 提供，响应NMI时，中断类型号由( CPU) 提供，执行BOUND指令时，中断类型号由( CPU)提供。

13. INTR、NMI均属于外中断，其中INTR被称为( 可屏蔽中断)中断，NMI被称为( 非屏蔽中断)中断14. 80486在实模式下，当某中断源的中断类型码为70H时，中断服务程序的偏移地址和段基址将分别填入( 001C2H)单元和( 001C0H)单元。

15. CUP复位时，由于( IF )被清零，使从INTR输入的可屏蔽中断不被响应16. 2片8259A级联可管理( 15)个可屏蔽中断。

17. INTR输入是( 高电平)有效。

18. 级连系统中，从8259A中的INT引脚应与主8259A的( IRi)连接。

19. ( 级连)时，使用8259A的CS2～CS0引脚。

20. 用二片8259A级连后，CPU的可屏蔽方式硬中断可扩充到( 15) 级。

21. 80486CPU的NMI引脚输入的中断请求称为( 非屏蔽)中断。

22. 8259有两种中断触发方式(电平触发)和(边沿触发)。

1. 若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为（10011011）。

2. 8255A的A端口有（三）种工作方式，它们分别是（基本输入/输出方式、选通输入/输出方式、双向方式）。

3. 8255A的三个端口中只有端口（C）没有输入输出锁存功能。

5. 8255A与CPU连接时，地址线一般与CPU的地址总线的（A0和A1）连接。

6. 8255A控制字的最高位D7 =（1）时，表示该控制字为方式控制字。

7. 8255A的端口A的工作方式是由方式控制字的（D6和D5）位决定。

8. 8255A的端口B的工作方式是由方式控制字的（D2）位决定。

9. 8255A的端口C按位置复位控制字的（D3D2D1）位用来指定端口C中置位/复位的具体位置10. 8255A的端口C按位置复位控制字的（D0）位决定对端口C的某一位置位或复位。

11. 8255A中包括两组控制电路，其中A组控制（端口A和端口C 的上半部分），B组控制（端口B和端口C的下半部分）。

12. Intel 8255A是一个（可编程的通用并行输入/输出）接口芯片。

13. 8255A内部具有（3）个输入/输出端口。

14. 8255A的每个端口的数据寄存器长度为（8）位。

15. 8255A中选通信号STB的功能是（通知CPU外设已将数据送至端口）16. 当8255A的A口、B口置成方式0，且作为输入口，C口输出口时，其控制字为（92H）。

1.传送ASCII码时，D7位为校验位，若采用奇校验在传送字符B的ASCII码42H时，其编码为( C2H) 。

2. 串行传送数据的方式有( 同步、异步)两种。

3. 串行通信中约定：一个起始位，一个停止位，偶校验，则数字“5”的串行码为(010*******)，数字“9”的串行码为( 010*******)。

4. 利用8251进行异步串行通讯，当设定传输速率为8400波特，传输格式为1个起始位，1个停止位时，每秒最多可传送的字节数是( 840)。

5. 串行接口传送信息的特点是( 按位)，而并行接口传送信息的特点是( 按字节)。

6. 在异步串行通信中，使用波特率来表示数据的传送速率，它是指( 每秒钟传送的二进制位数)。

7. Intel 8251A工作在同步方式时，最大波特率为( 64kbps、)；工作在异步方式时，最大波特率为( 19.2kbps)。

8. Intel 8251A工作在同步方式时，每个字符的数据位长度为( 5～8位)，停止位的长度为( 1位或1.5位或2位)。

9. Intel 8251A从串行输入线上接收好了一个字符后，将信号( RxRDY)置为有效。