① MAX+PLUSII
一种最优秀的PLD开发平台之一，适合开发中小 规模PLD/FPGA。
② QuartusII
新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，将 逐步取代MaxplusII。
③ HDL综合工具
MaxplusII Advance Synthsis：语言综合工具。
SOPC Builder：配合QuartusII，完成集成CPU的FPGA芯片的开发工作。
给出逻辑方程如下： Q0=I0 + NOT（I1）× I2
I2 I 1
I0
Q1=NOT（I0）× I2
+NOT（I1）×I2
思考：如何实现？
Q2=NOT（I0）× I1
+NOT（I1）×I2 +NOT（I2）×I0
答案：此款芯片不能满足设计需要？
Q2
Q1
Q0
㈣. 通用阵列逻辑GAL
GAL器件与PAL器件具有相同的内部结构，但靠各种特性 组合而被区别。 GAL是美国晶格半导体公司（Lattice）为它的可编程逻 辑器件注册的专用商标名称。 输出逻辑宏单元OLMC（Output Logic Macro Cell）
《CPLD技术及应用》教学课件
33
② FLEX10K/ACEX1K
FLEX10K是98推出的2.5v的SRAM工艺 PLD（FPGA），从 3万门到25万门，主要有10K30E,10K50E,10K100E,带嵌入式 存储块（EAB） 10KE目前也已使用较少，逐渐被ACEX1K 和Cyclone取代。ACEX1K是2000年推出的2.5v低价格SRAM 工艺PLD，结构与10KE类似，带嵌入式存储块（EAB）部分 型号带PLL，主要有1K10,1K30,1K50,1K100。
③ Stratix
Altera最新一代SRAM工艺大规模FPGA，集成硬件乘加 器，芯片内部结构比Altera以前的产品有很大变化。
④ Cyclone（飓风）
Altera最新一代SRAM工艺中等规模FPGA，与Stratix结构类 似，是一种低成本FPGA系列，配置芯片也改用新的产品。
⑤ Stratix GX
如今，几乎所有公司的CPLD/FPGA器件均遵守IEEE 规范，为输入/输出引脚及专用配置引脚提供了边界 扫描测试BST（Boundary-Scan Interface）的能力。 与此类似的是DSP器件，如TI的TMS320系列DSP器 件均含JTAG口。
JTAG方法的原理
FPGA每个输入输出引脚都增加了一个移位寄存器，在测试 模式下，这些寄存器用来控制输出引脚的状态和读取输入引 脚的状态，从而完成了测试工作。
2.6 大规模PLD产品概述



Lattice公司的PLD器件 Altera公司的PLD器件 Xilinx公司的PLD器件
FPGA/CPLD比较/选择/产家
逻辑块粒度不同
FPGA逻辑单元粒度小，集成度高；CPLD逻辑块大。因此， FPGA集成度一般比CPLD高。
互连结构不同
CPLD是集总式的开关互连，延时相等。而FPGA是分 布式的，延时不可预测。
CPLD在系统编程
FPGA配置方式
在线配置 ：JTAG在线配置FPGA芯片
FPGA专用配置器件
使用单片机配置FPGA
使用CPLD配置FPGA
小节——ASIC技术
专用集成电路——专门限定的某一种或某几种特定功
能的产品或应用而设计的芯片。
基本资源
① 可编程单元 ② 输入/输出口
第2章 FPGA与CPLD的结构原理
主要内容



2.1 PLD 概述 2.2 简单PLD结构原理 2.3 CPLD 结构原理 2.4 FPGA的结构原理 2.5 硬件测试 2.6 大规模PLD产品概述 2.7 CPLD/FPGA的编程和配置
2.1 PLD概述
基本概念
可编程逻辑器件（Programmable Logic Device）简 称PLD，是由“与”阵列和“或”阵列组成，能有 效的以“积之和”的形式实现布尔逻辑函数。
三种时钟输入模式 全局时钟信号 全局时钟信号由高电平有效的时钟信号使能 用乘积项实现一个阵列时钟
3. 扩展乘积项
4. 可编程连线阵列PIA
5. I/O控制块
5. 现场可编程门阵列——FPGA
FPGA——Field Programmable Gate Array
FPGA内部结构
可编程I/O
可编程单元
DSP Builder：QuartusII与Matlab的接口，利用IP核在Matlab中快 速完成数字信号处理的仿真和最终FPGA实现
主流芯片 ① MAX7000/MAX3000
5v/3.3vEEPROM工艺PLD（CPLD），是Altera公司销量 最大的产品，已生产5000万片，从32个到1024个宏单元。 MAX3000A是Altera公司99年推出的3.3v 低价格EEPROM 工艺PLD，从32个到512个宏单元，结构与MAX7000基本 一样。
Mercury的下一代产品，基于Stratix器件的架构，集成3.125G 高速传输接口，用于高性能高速系统设计。
⑥ Nois软处理器
Verilog编写的一个32位/16位可编程CPU核，可以集成到各 种FPGA中，Altera提供免费开发软件用于软件和硬件开发
代理商
Altera在中国地区代理商是骏龙科技和艾睿电子。
④ Web Fitter
一个免费的在线开发工具，无需安装，可以开发小规模CPLD。
主流芯片
① XC9500
Flash工艺PLD，分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件。
② SPARTAN系列
中等规模SRAM工艺FPGA 。
③ Virtex/Virtex-E
采用SRAM工艺
2.5 硬件测试

内部逻辑测试 JTAG边界扫描 嵌入式逻辑分析仪




Altera 的 SignalTapⅡ Xilinx 的 ChipScope
边界扫描技术——JTAG
JTAG——Joint Test Action Group 联合测试行动小组 引言
随着微电子技术、微封装技术和印制板制造技术的不断发
基本类型
复杂类型
㈠. 可编程只读存储器PROM ㈡. 可编程逻辑阵列PLA ㈢. 可编程阵列逻辑PAL ㈣. 通用阵列逻辑GAL
CPLD/FPGA
2.2 简单PLD结构原理
2.2.1 逻辑元件符号表示
2.2 简单PLD结构原理
2.2.1 逻辑元件符号表示
2.2 简单PLD结构原理
㈠. 可编程只读存储器PROM
JTAG测试需要的5种信号
TCK：测试时钟，用来控制状态机和数据传送；
TMS：边界扫描工作模式；
TDI：测试数据输入，在TCK上升沿，接收串行数据； TDO：测试数据输出； TRST：测试复位，用于复位状态机。
边界扫描测试步骤
① 移位输入和译码指令
② 移位输入测试数据 ③ 执行测试 ④ 输出结果
大规模、超大规模集成电路、其性能已不能单凭器件本身 的电路结构评估，需要配备相应的软件才能形成一个整体。 软件如何录入“固化”进入器件？ 方法1：编程器（Programmer） 专用编程器和通用编程器 方法2：在系统编程ISP ISP——In System Programmable 通过几根编程线与计算机的并行口/串口相连，在专 门应用软件配合下，方便的实现程序下载。
大规模SRAM工艺FPGA。
④ SpartanIII
最新一代FPGA产品，结构与VirtexII类似，90nm工艺，已 于2004年量产。
代理商
Xilinx在中国地区代理商是盈丰Insight科技和AVNET（安富利)。
2.7 CPLD/FPGA的编程与配置

编程工艺：

基于点可擦除存储单元EEPROM或Flash技术。
生产工艺不同
CPLD一般是EEPROM工艺，FPGA则是采用SRAM工艺 的，因此，FPGA一般需要外挂配置芯片工作，而CPLD 则不要。
FPGA/CPLD选择
① 速度与性能 ② 逻辑利用率
③ 延时可预测性
④ 设计可更改性 ⑤ 配置芯片 ⑥ 功耗 ⑦ 价格/货源
FPGA/CPLD厂家
开发软件
展，印制电路板越来越小，密度和复杂程度越来越来高。
面对这样的发展趋势，如果仍沿用传统的外探针测试法和 “针床”夹具测试法来全面彻底的测试焊接在电路板上的
器件将是难以实现的。多层电路板以及采用贴片封装器件
的电路板，将更难以用传统的测试方法加以测试。
JTAG方法的提出
20世纪80年代，联合测试行动组开发了IEEE1149.1边 界扫描测试技术规范。该规范提供了有效的测试引线 间隔致密的电路板上零件的能力。
PROM内部结构为“与”阵列固定，“或”阵列可编 程。 2N输入组合
查表输出
㈡. 可编程逻辑阵列PLA
PLA内部结构为“与”、“或”阵列皆可编 程。 2N乘积线
编程输出
㈢. 可编程阵列逻辑PAL
PAL内部结构为“与”阵列可编程，“或”阵列固定。
2N乘积线
输出组合
《CPLD技术及应用》教学课件
应用实例
4. 复杂可编程逻辑器件——CPLD
CPLD——Complicated Programmable Logic Device
结构框图
LAB
LAB
I/O FB
LAB
PIA
LAB
I/O
组成
三大部分： I/O块，LAB（功能块）和PIA。
特点