对本课程的重要性的理解

课程内容和安排

逻辑代数基础（4+1学时） 门电路（8+2学时） 组合逻辑电路（4学时） 触发器（4+1学时） 时序逻辑电路（6学时） 半导体存储器（2+1学时） 可编程逻辑器件（4+1学时） 脉冲波型的产生和整形（6+1学时） 数-模和模数转换（4+1学时）
绪论 第一章 数制和码制 数字电子技术基础 Pan Hongbing VLSI Design Institute of Nanjing University
课程安排

教材：《数字电子技术基础》，阎石主编 评价方式：双向

对学生：

成绩=作业+出席率+课堂及课外互动+期中考试+期末考试 成绩=课堂活跃程度+学生学习兴趣+学生对课程知识的理解 和掌握程度 联系方式：PHB@，潘红兵，物理楼406

逻辑代数是基础 器件基础,门电路很重要 电路分析、设计方法要精通 EDA工具要了解


Multisim（NI） Verilog_HDL FPGA开发环境如（XILINX 的ISE、 Modelsim(Mentor)、Synplify (Synopsys )等） PCB板设计工具如：Cadence Allegro SPB， Altium Designer等

对老师：



授课方式：

多媒体讲课+互动及讨论
本课程特点及延伸

简单 内容丰富 电子信息行业（第一大产业）的基础

数字电路，C语言，各种EDA工具等 数字集成电路设计，电子系统设计，信号处理，底层软 件设计等 软件=数据结构+算法 数字电路=IP核（intellectual property core） +软件
Thanks!
绪论-需求推动信息科技的发展

摩尔定律（Moore’s Law）还会延续？



基于目前的硅工艺，在未来的10~15年内，维持了半 个世纪的摩尔定律将逐渐失效？ 传统信息器件在复杂性、成本、功耗等方面出现巨大 障碍。W=CfV2 延续、扩展、超越摩尔定律是目前各相关研究机构努 力的目标:



1、十进制 2、二进制 3、八进制 4、十六进制 5、N进制
D(Decimal) B(Binary) O(Octal) H(Hexadecimal)
D ki N
i
1.3 不同数制间的转换

1、二 – 十 转换

按二进制展开，按十进制相加。 整数转换：除二得余数再除二，直到最后。余数序列由低到高 排列。 小数转换：乘2后取出整数部分，直到小数部分为零。取出的整 数部分按先到后排列。
延续：系统级芯片（SoC,NoC） 扩展：系统级封装（sip）,3D技术 超越CMOS：碳基纳米器件、量子、自旋电子、分子器件等。
“小核-大阵列-层次化”多核体系结构
层1：核 层2：簇（若干核）

4核 通讯：总线 & 点对点 性能：吞吐率130Gbps 16簇 通讯：二维网格NoC 性能：吞吐率2.176Tbps

1.5 几种常用的编码

1、十进制代码



8421码（BCD 码）：是恒权代码。 余3码：数值比它所表示的十进制数码多3， 0和9，1和8，2和7， 3和6，4和5互为反码，不是恒权代码。 2421码：0和9，1和8，2和7，3和6，4和5互为反码，是恒权代 码。 5211码：是恒权代码。 余3循环码：变权代码，特点是相邻的两个代码之间仅有一位的 状态不同。
1.1、概述





1、模拟信号：物理量的变化在时间和数量上是 连续的。 2、数字信号：物理量的变化在时间和数量上是 离散的。 3、数制：多位数码中每一位的构成方法以及从 低位到高位的进位规则。 4、代码：用来表示不同的事物或事物的不同状 态。 5、码制：编制代码的规则。
1.2 几种常用的数值
复习思考题





R1.4.1 二进制正、负数的原码、反码和补码三 者之间是什么关系？ R1.4.2 为什么两个二进制数的补码相加时，和 的符号位等于两数的符号位与来自最高有效数字 位的进位相加的结果（舍弃产生的进位）？ R1.4.3 如何求二进制数补码对应的原码？ R1.5.1 8421码、2421码、5211码、余3码和余3 循环码在编码规则上各有何特点？ R1.5.2 你能写出3位和5位格雷码的顺序编码 吗？ R1.5.3 你能用ASCII代码写出“Wellcome!”吗？
12核流媒体演示系统
主要完成包转发和流媒体处理的功能 集成4组千兆网口，1组DDR II接口，1组PCI接口和1组 Flash接口 FPGA Demo性能指标： -- 工作频率：90MHz -- I/O吞吐率：8Gbps -- 内部吞吐率：880Gbps -- 加速比：9.2
如何学好本课程

2、反码

( N ) INV

N n 2 -1 N


N为正数 N为负数
3、补码
N ( N ) COMP n 2 N
N为正数 N为负数
1.4 二进制算术运算

4、反码、补码运算 二进制负数的补码等于它的反码加1。 例：1.4.1 P11 例：1.4.2 P12
层3：组（若干簇）

良好的可扩展性和可移植性
6
高访存带宽异构多核体系结构


异构： 计算节点异构布局 计算节点自身的异构性：处理器+DSP 通讯：通讯节点预留专门的访存通道 存储：高速高带宽I/O及多组多通道DDR III接口
运算簇的整体结构：c0~c3
全互连多FPGA子系统整体架构

2、格雷码：又称循环码，特点是相邻两个代码之间只有 一位发生变化。在代码转换过程中不会产生过渡“噪声”。 3、美国信息交换标准代码（ASCII）。
复习思考题





R1.2.1 写出4位二进制数、4位八进制数和4位十 六进制数的最大数。 R1.2.2 与4位二进制数、4位八进制数、4位十六 进制数的最大值等值的十进制数各为多少？ R1.3.1 在十-二转换中，整数部分的转换方法和 小数部分的转换方法有何不同？ R1.3.2 怎样将八进制数转换为十六进制数和将 十六进制数转换为八进制数？ R1.3.3 怎样才能将十进制数转换为八进制数？
2、十 - 二转换


3、二 – 十六转换：四位二进制数为一组直接转换。 4、十六 – 二转换：每一位16进制数直接写成4位二进制。 5、八进制数与二进制数的转换：

按每三位二进制直接转换。
6、十六进制数与十进制数的转换
1.4 二进制算术运算

1、特点

和十进制运算规则相同。区别是“逢二进一”。 加、减、乘、除运算全部可以用“移位”和“相加”两种 操作实现。 原码：增加符号位（0表示正，1表示负）。