当前位置:
文档之家› 大学毕业设计fpga论文题目
大学毕业设计fpga论文题目
共命中 18 篇
第一页
上一页
下一页
最末页
窗体顶端
/1名称
1
基于VHDL语言的数字钟系统设计
2
基于FPGA的交通灯控制
3
采用可编程器件(FPGA/CPLD)设计数字钟
4
数字锁相环法位同步信号
5
基于FPGA的码速调整电路的建模与设计
6
误码检测仪ASIC芯片的建模与设计
7
基于VHDL或Verilog的USB接口模块的建模与设计
良
10
基于FPGA的数字频率计
中
11
FPGA实现的准同步复接器
优
12
FFSK调制、解调器的VHDL建模与设计
优
13
基于FPGA误码检测电路的设计
良
14
基于FPGA实现的纠错编码
优
15
基于FGPA的数字滤波器的实现
中
窗体底端
窗体底端
17
基于FPGA的2DPSK调制与解调
18
采用可编程逻辑器件(FPGA/CPLD)设计模拟信号检测电
窗体底端
Fpga
Cpld
窗体顶端
序号
论文名称
成绩
1
基于VHDL语言的数字钟系统设计
良
2
基于FPGA的交通灯控制
良
3
采用可编程器件(FPGA/CPLD)设计交通灯控制电路
良
4
基于VHDL建模实现FSK的调制与解调
中
5
数字锁相环法位同步信号
良
6
用VHDL实现抢答器设计
良
7
基于单片机和CPLD接收GPS信号的显示系统
中
8
基于单片机和CPLD实现的GPS信号显示器
优
9
采用可编程逻辑器件(FPGA/CPLD)设计模拟信号检测电
中
窗体底端
vhdl
窗体顶端
基于VJDL语言在FIR滤波器设计中的应用
及格
2
基于VHDL语言的数字钟系统设计
良
3
采用可编程器件(FPGA/CPLD)设计交通灯控制电路
良
4
采用可编程器件(FPGA/CPLD)设计数字钟
良
5
基于VHDL建模实现FSK的调制与解调
中
6
数字锁相环法位同步信号
良
7
基于FPGA的码速调整电路的建模与设计
良
8
基于VHDL或Verilog的USB接口模块的建模与设计
良
9
用VHDL实现抢答器设计
8
基于Verilog的MCU嵌入式内核的建模与设计
9
用VHDL实现抢答器设计
10
基于PC机串口FPGA配置
11
基于FPGA的DDS波形发生器
12
基于FPGA的数字频率计
13
FPGA实现的准同步复接器
14
FFSK调制、解调器的VHDL建模与设计
15
基于FPGA误码检测电路的设计
16
基于FGPA的数字滤波器的实现