实验五计数、译码、显示电路
一、实验目得
掌握中规模集成计数器74LS16１及七段译码器CD4511得逻辑功能,掌握共阴极七段显示器得使用方法，熟悉用示波器测试计数器输出波形得方法。
二、实验原理
计数、译码、显示电路就就是由计数器、译码器与显示器三部分电路组成得逻辑电路。
下面分别加以介绍。
1、计数器：计数器就就是一种中规模集成电路,其种类有很多。
如果按照触发器翻转得次序分类,可分为同步计数器与异步计数器两种;如果按照计数数字得增减可分为加法计数器、减法计数器与可逆计数器三种;如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。
常用计数器均有典型产品,不须自
己设计,只要合理选用即可。
本实验选用四位二进制同步计数
器74LＳ161做计数器,该计数器外加适
当得反馈电路可以构成十六进制以内
得任意进制计数器。
图５-1就就是它得
逻辑图。
这个电路除了具有二进制加法
计数功能外,还具有预置数、清零、保持
得功能。
图中就就是预置数控制端，Ｄ、
C、B、A就就是预置数据输入端,就就
是清零端,EP、ET就就是计数器使能控
制端,ＲＣO就就是进位信号输出端,它
得主要功能有:
①异步清零功能
若=0(输出低电平),则输出QＤQＣＱＢQ A=０000,除EP、ET信号外,与其它输入信号无关,也不需要CP脉冲得配合，所以称为“异步清零”。
②同步并行置数功能
在=1,且=０得条件下,当CP上升沿到来后，触发器ＱＤQＣQ B QＡ同时接收Ｄ、C、B、A输入端得并行数据。
由于数据进入计数器需要CP脉冲得作用,所以称为“同步置数”,由于4个触发器同时置入,又称为“并行”。
③保持功能
在=１,=１得条件下，EＰ、EＴ两个使能端只要有一个低电平,计数器将处于数据保持状态,与CP及Ｄ、C、B、A输入无关。
④计数功能
在=1、＝1、EP=1、ＥT=1得条件下,计数器对CＰ端输入脉冲进行计数,计数方式为二进制加法,状态变化在QＤＱCＱBＱA=０000~1111间循环。
７４ＬS161得功能表详见表5-l所示。
表５-１74ＬS161得功能表
本实验所需计数器就就是十进制计数器,必须对74LS161外加适当得反馈电路构成十进制计数器,状态变化在QＤQ C Q BＱA＝0０00~1001间循环。
用反馈得方法构成十进制计数器一般有两种形式,即与反馈置数法。
反馈置零法就就是利用清除端构成,即:当QＤQ C QＢQ A＝１010(十进制数１０)时,通过反馈线强制计数器清零,如图
5-２（a）所示。
由于该电路会出现瞬间1０10状态,会引起译码电路得误动作，因此很少被采用。
反馈置数法就就是利用预置数端构成,把计数器输入端Ｄ１D２D2D3全部接地,当计数器
计到１001(十进制数9)时,利用Q DＱＡ反馈线使预置端=0，则当第十个CP到来时,计数器输出端等于输入端电平，即:ＱD＝Q C=Q B=Q A＝0,这样可以克服反馈置零法得缺点。
利用预置端构成得计数器电路如图5－2(b)所示。
以上介绍得就就是一片计数器工作得情况。
在实际应用中,往往需要用多片计数器构成多位计数器。
下面介绍计数器得级联方法，级联可分串行进位与并行进位两种。
二位十进制串行进位计数器得级联电路如图5－3所示,其缺点就就是速度较慢。
二位十进制并行进位（也称超前进位)计数器得级联电路如图5－4所示,后者得进位速度比前者大大提高。
2、译码器:这里所说得译码器就就是将二进制码译成十进制数字符得器件。
实验中选用得ＣD451１就就是一个BCD码七段译码器,并兼有驱动功能,内部没有限流电阻，与数码管相连接时,需要在每段输出接上限流电阻,见图５－5(ａ）所示。
表5-2就就是CD４51１功能表。
3、显示器：显示器采用七段发光二极管显示器,它可直接显示出译码器输出得十进制数。
七段发光显示器有共阳接法与共阴接法两种:共阳接法就就就是把发光二极管得阳极都接在
一个公共点(+5Ｖ),配套得译码器为74ＬＳ46,７４LS47等;共阴接法则相反,它就就是把发光二极管得阴极都连在一起(接地）,配套得译码器为CD４511,７4LS48等。
七段显示器得外引线排列图如图5-5（b)所示。
表5-２CD4511功能表
十进制或功能
输入输出字
型Ｌ
E
Ｄ C B
Ａ
a b ｃ d e f
g
0 １2 3 4 5 6 7 8 9 0
０
０
1
１
1
1
1
1
1
1
1
1
００
0 0
0 0 0 1
0 0 1 0
0 ０1
1
0 10
０ 1 ０
１
0 1 1
0 １ 1
1
1 0 0 0
１0 0 1
１
1
１
1
1
1
1
1
１
１
1 １ 1 １1
10
０１ 1 00
00
１ 1 01１
0 １
1 1 １ 1 0 ０
１
0 1 1 0 0１
1
1 0 １ 1 01
1
0 0 1 1 1 1
1
1 １1００
０0
１１ 1 1 1 1
1
1 1 1 1 0 1
1
消隐锁定灯测试×
１
×
1
１
×××
×
×××
×
××××
1
×
0 ０0 0 0 0
锁定在上一个ＬE=0时
1 1 1 1 1
１１
三、实验内容
1、测试74LS1６1得逻辑功能(计数、清除、置数、使能及进位等)。
CP选用手动单次脉
冲或1Hz正方波。
输出接发光二极管LEＤ显示。
2、按图5-6组装十进制计数器,并接入译码显示电路。
时钟选择１Hz正方波。
观察电路
得自动计数、译码、显示过程。
3、(选做)将1Hｚ方波改为1kＨz方波,用示波器分别测十进制计数器ＱD、ＱC、Q B、Q A
得输出波形以及CP得波形，比较它们得时序关系。
4、(选做）设计并组装六十进制计数器。
要求当十位计数器数字为0时,显示器无显示。
四、实验仪器
1.电路实验箱
2.数字万用表;示波器；
3.计数器：7４LS161×2
译码器:CD4511×2
四2输入与非门74ＬS00×1
1kΩ电阻×14
五、实验要求
1、画出十进制计数、译码、显示电路中各集成芯片之间得连接图。
2、画出十进制计数器CP、ＱＡ、QＢ、Q C、Q D得五个波形得波形图,标出周期，并比较
它们得相位关系。
1．画出计数器输出得状态图。
六、预习要求与思考题
1、复习计数、译码与显示电路得工作原理。
2、预习中规模集成计数器74ＬS１６１逻辑功能及使用方法。
3、进一步了解CＤ451１译码器与共阴极七段显示器得工作原理与使用方法。
４、绘出十进制计数、译码、显示电路中各集成芯片之间得连线图。
5、用示波器观察CP、Q D～QＡ波形时,要想使所有波形符合时序关系,应选择什么触发方
式?如果您选用外触发方式,那么应取哪个信号作为外触发信号?
七、注意事项
1、为了防止干扰,集成电路不用得输入端不许悬空,必须做适当得处理。
2、检查显示器各段好坏时，可与译码器CD4５11连接后,用=0来实现,也可经电源+5Ｖ接1kΩ电阻限流后接到显示器各段检查。
3、用示波器观察计数器输出波形Q D～Q A时,应选择外触发方式。
八、实验报告
1、写出实验目得、内容,写出设计过程,画出实验电路图。
２、根据实验箱接线结果,绘制波形图,状态图。
3、总结计数器与译码、显示电路得设计与使用得体会。