1.35V(峰峰值）。调制器接收振幅达到1.35V(峰峰值)的差分I和Q基带信
号，带宽为15MHz。调制器同时产生一个频率范围为35～80MHz的差分 IF信号。当ENABLE（使能）引脚端为低电平时，芯片电流消耗小于
1μA
为了尽量减少寄生反馈，MAX2450的内部振荡器的频率通过外接 调谐元件被设置为中频频率的两倍。振荡器和相位移相器产生差分的信 号具有较低的振幅和相位不平衡。
第4章 调制解调器电路设计
2．MAX2450的引脚功能与内部结构
MAX2450采用QSOP－20的封装形式。其引脚封装形式 和内部结构框图分别如图4.2.1和图4.2.2所示，引脚功能如表 4.2.1所示。
第4章 调制解调器电路设计
图4.2.1 MAX2450的引脚封装形式
第4章 调制解调器电路设计
第4章 调制解调器电路设计
2
本地振荡器是由一个发射极耦合的差分对组成的。一个 外接LC谐振回路决定其振荡频率。谐振回路的Q值影响振荡 器的相位噪声。为了便于产生正交信号，振荡频率应该是中 频频率的两倍。振荡器可以被一个外接的信号源驱动。这个 信号源需要交流耦合到TANK/TANK，并且必须提供 200mV(峰峰值)的电平。TANK和TANK之间需要一个2.2μH 的扼流圈电感。TANK/TANK的差分输入电阻为10kΩ。对 于单端驱动，从TANK到GND连接一个交流旁路电容 （1000pF），并且交流耦合TANK到信号源上。
图4.2.2 MAX2450的内部结构框图
第4章 调制解调器电路设计 表4.2.1
引脚 1 2 3,19 4 5 6 7 8 9 10 符号 IF_OUT IF _ OUT 功能 调制器中频信号输出 调制器中频信号反向输出 接地端 I基带信号输入 反相I 基带信号输入 Q基带信号输入 反相Q 基带信号输入 使能控制端，高电平有效 本地振荡器 8分频输出 本地振荡器电源电压
第4章 调制解调器电路设计
引脚端5（BGOUT）：能隙基准电压输出端。当电源电
压和工作温度变化时，这个电压输出能够保持恒定，也可以 作为基准电压用于其他外部电路。该引脚端的输出电流不能 够超过1mA。该引脚端应采用一个0.1μF 引脚端6（IIFOUT）：该引脚端在解调器里不使用，但 是为了恰当地偏置I混频器，必须被连接到VCC 引脚端7（QIFOUT）：该引脚端在解调器里不使用， 但是为了恰当地偏置Q混频器，必须被连接到VCC。
第4章 调制解调器电路设计
4.1 AD630调制解调器电路
1．AD630的主要技术特性
AD630 （1）AD630的结构使它能够理想地对信号进行处理，
如平衡调制器和解调器、锁定放大、相位检测和正交相乘。
（2）在需要确定固定增益、转换增益、多路技术、集 成转换功能和高速精确放大的应用时,AD630所具有的特性 使它成为最好的选择之一。
第4章 调制解调器电路设计
3
正交相位发生器使用两个锁存的2分频器对本地振荡频 率进行分频，同时产生两个精确的正交信号，内部的限幅放 大器形成近似于方波的信号去驱动吉尔伯特混频器。同相信 号（本地振荡频率的一半）被前置分频器4 4 PRE_OUT是前置分频器的输出端，可驱动一个10kΩ和 6pF的负载，输出信号的幅度为0.35V（峰峰值）。它能够
第4章 调制解调器电路设计
2．AD630的引脚功能与内部结构
AD630采用的封装形式有SOIC－20、PDIP－20、CLCC －20和CERDIP－20，其引脚封装形式和内部结构框图分别 如图4.1.1和图4.1.2所示，引脚功能如表4.1.1所示。
第4章 调制解调器电路设计
图4.1.1 AD630 （a）SOIC－20、PDIP－20、CERDIP－20封装;（b）CLCC－20封装
第4章 调制解调器电路设计
图4.1.3 AD630构成的增益为1的平衡型调制器电路
第4章 调制解调器电路设计
3．AD630的应用电路设计
AD630常用来组成双平衡调制器电路，如图4.1.3和图 4.1.4所示，引脚14内部的电阻10kΩ为反馈电阻，引脚12的 内部电容为补偿电容，引脚3、4和引脚5、6外接的电位器用 于调节零点漂移。AD630构成的增益为2的平衡型调制器电 路的采样波形如图4.1.5所示。
第4章 调制解调器电路设计
5
调制器可接收幅度为1.35V(峰峰值)、频率为15MHz的差分I和 Q基带信号，并且转换它们为更高频率的IF信号。这些输入端被
内部偏置在1.5V附近，采用外部电容耦合信号进入高阻抗端（差
动输入阻抗接近44kΩ），以改善载波抑制。对于单端驱动，从 I_IN和Q_IN到GND连接一个交流旁路电容（0.1μF
第4章 调制解调器电路设计
图4.1.4 AD630构成的增益为2的平衡型调制器电路
第4章 调制解调器电路设计
图4.1.5 AD630构成的增益为2的平衡型调制器电路的采样波形
第4章 调制解调器电路设计
4.2
MAX2450正交调制解调器电路
1．MAX2450的主要技术特性 MAX2450的工作电压为+3V，电流消耗为5.9mA。解调器能够接收 35～80MHz频率范围内的中频信号，具有51dB电压转换增益，并且能够 将IF信号解调为I/Q基带信号。中频输入端输入电阻为400Ω，能够与外 接的中频滤波器相匹配。基带输出信号采用完全差分形式，信号幅度为
第4章 调制解调器电路设计
每一个引脚的这个输入阻抗都是通过由1260Ω的电阻器 连接到VCC与晶体管基极并联所决定的。引脚端1和3以及引 脚端2和4，4个输入引脚端都有一个内置的直流偏置。因此， 这些输入端（引脚端1到引脚端4）都应该被隔直流。隔直电 容器的电容值由IF频率所决定。当采用单端驱动时，两组输 入端（引脚端1和3以及引脚端2和4）串联的隔直电容器相对 一个630Ω 引脚端2（IINPUTB）：引脚端1互补输入端。功能与引 脚端1相同。 引脚端3（QINPUTA）：Q缓冲放大器输入端。功能与 引脚端1相同。 引脚端4（QINPUTB）：引脚端3互补输入端。功能与 引脚端3相同。
第4章 调制解调器电路设计
图4.1.2 AD630的内部结构框图
第4章 调制解调器电路设计
表4.1.1 AD630的引脚功能
引脚 1 2， 20 3, 4 5, 6 7 8 9， 10 11 12 13 14 15 16 17 18，19 符号 RINA CH A+ ，CH ADIFF OFF ADJ,DIFF OFF ADJ CM OFF ADJ,CM OFF ADJ B/ A -Vs SEL B ，SEL A +Vs COMP VOUT RB RF RA RINB CH B+ ，CH B功能 放大器 A 的同相反馈端，与 RA 一起控制信道 A 的增益。 信道 A 的差分输入端 DIFF OFF 调节端 CM OFF 调节端 信道状态选择输出端。输出高电平表示选中信道 B；输出低 电平表示选中信道 A 电源电压负端 信道 A，B 选择控制端。SEL B 为高电平选中信道 B ；SEL A 为高电平选中信道 A 电源电压正端 比较器输出端 输出端。 OP 放大器的输出 信道 B 的增益控制端。与 RINB 一起控制信道 B 的增益 输出增益控制端。通过一个 10KΩ 的电阻与输出端相连 信道 A 的增益控制端。与 RINA 一起控制信道 A 的增益 放大器 B 的同相反馈端，与 RB 一起控制信道 B 的增益 信道 B 的差分输入端
6
在正常工作中，使能控制端电压必须高于VCC-0.4V，使能控 制端的输入信号为低电平状态，可以关闭主偏置电路，并且减少
电路的电流消耗到2μA。主偏置部分包含了一个能隙基准电压发
生器和一个PTAT（与绝对温度成比例）电流发生器。
第4章 调制解调器电路设计
3．MAX2450的应用电路设计
MAX2450的基本应用电路形式如图4.2.3所示。振荡器 的谐振电路如图4.2.4所示，其中包含一个电感、两个电容和 一个双变容二极管。振荡器的频率范围是130～160MHz。 电感直接连接在振荡器的TANK端，在启动期间确保振荡器 不被锁住，可进入稳定状态。两个33pF的电容增加谐振回 路的Q值，减少VCO的增益。
由于RF2713可作为解调器，也可作为调制器，因此其

第4章 调制解调器电路设计
图4.3.1
RF2713的引脚封装形式和内部结构框图
第4章 调制解调器电路设计
（1
引脚端1（IINPUTA）：当RF2713被配置作为一个正交 解调器时，两个混频器被IF驱动。无论是单端还是差分驱动， A输入(引脚端1和3)应该被互相连接。同样，两个B输入(引 脚端2和4)也应该被互相连接。这样就保证了IF将以同样的 高度和相位到达每一个混频器，产生最佳的I／Q输出高度 和正交平衡。注意，并联输入的连接改变了输入阻抗（参见 Gilbertcell混频器等效电路）。输入阻抗变为630Ω，但在平 衡的结构中，输入阻抗会依然保持为1260Ω单端。对于稳定 的输入，混频器采用Gilbert蜂窝设计。
第4章 调制解调器电路设计
AD630的开环增益为110dB，闭环增益匹配为0.1%；信
道输入电压范围为（-VS+4V）～（+VS-1V），输入偏置电 压为100～500μV，信道失真为100dB(在10kHz时)；比较器 输入电压范围为（-VS+3V）～（+VS-1.5V），响应时间（5～+5mV）为200ns；增益带宽为2MHz，上升速度为45V/μs； 电源电压范围为5～16.5V，电源电流为5mA；输出电压 （RL=2kΩ）为10V，输出电流为25mA。
第4章 调制解调器电路设计
图4.2.3 MAX2450的基本应用电路图
第4章 调制解调器电路设计
图4.2.4 振荡器的谐振电路图
第4章 调制解调器电路设计