实验电路结构图
NO.0
实验电路结构图
HEX
PIO2PIO3PIO4PIO5PIO7PIO6D1
D2
D3
D4
D5
D6
D7
D8
D16
D15
D14
D13
D12
D11
数码1
数码2
数码3
数码4
数码5
数码6
数码7
数码8
S P E A K E R
扬声器
译码器译码器译码器译码器译码器译码器译码器译码器
FPGA/CPLD PIO15-PIO12
PIO11-PIO8PIO7--PIO2HEX 键1
键2
键3键4键5键6键7键8PIO47-PIO44
PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16目标芯片
附图2 实验电路结构图NO.0
附图3 实验电路结构图NO.1
ʵÑéµç·½á¹¹Í¼
NO.3
ÒëÂëÆ÷
ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷D9
D16D15D14D13D12D11D10
D8D7D6D5D4D3D2D1PIO8
PIO9
PIO10
PIO11
PIO12
PIO13
PIO14
PIO15
S P E A K E R
ÑïÉùÆ÷
1
2345678Ä¿±êоƬFPGA/CPLD PIO0
PIO1PIO2PIO3PIO4PIO5PIO6PIO7¼ü1
¼ü2¼ü3¼ü4¼ü5¼ü6¼ü7¼ü8PIO15-PIO8PIO47-PIO44
PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16
附图4 实验电路结构图NO.2 附图5 实验电路结构图NO.3
D16D15D14D13D12D11D9D8PIO47
D7PIO46
D6PIO45
D5PIO44
D4PIO43
D3PIO42
D2PIO41
PIO40
D1NO.7
实验电路结构图
S P E A K E R
扬声器
FPGA/CPLD 目标芯片1
2
3
4
5
6
7
8
PIO0
PIO2PIO3PIO4PIO5PIO6PIO7单脉冲
单脉冲单脉冲键1
键2
键3
键4
键5
键6
键7
键8
PIO47-PIO40PIO39-PIO36
PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16
译码器译码器译码器译码器译码器
译码器
附图6 实验电路结构图NO.4 附图9 实验电路结构图NO.7
拨码开关
滤波1A /D 使能比较器5t h 使能R O M 使能
ON
8
7
6
5
4
3
2
1转换结束D S 8使能
拨码1：ROM/RAM 使能，即它们的CS1接地拨码8：DAC0832输出滤波使能
拨码7：ADC0809使能，默认关闭，见左图拨码6：ADC0809转换结束使能，见左图拨码5：应用LM311使能，见下图
拨码4：8数码管显示开关，默认打开拨码2：默认关闭 向上拨，由厂家通知升级VS （PIO65）
HS （PIO64）B （PIO63）
G （PIO61）R （PIO60）
105487
6
3
21 视频接口
VGA J6R78 200
R77 200R76 200
14
13
PIO77
PIO76PS/2下接口
PS/2上接口
VCC
GND
PIO45
PIO46513
J7
4VCC
GND
513
4PIN31->A15 )
PIN29->WE ，
29C040(PIN31->WE,PIN1->A18,
P29->A14)
27010(PIN30->VCC,PIN3->A15,PIN29->A14)27020(PIN30->A17,PIN3->A15,PIN3->A15,PIN29->A14)27040(PIN31->A18,PIN30->A17,
PIN30->A17,PIN3->A15,PIN29->A14)
注意，PIO62 同时是键11的信号线
PIO62RAM/ROM 使能
A I N 1VCC
10K VR1
拨码7拨码6
A I N 0P I O 8
(23)(24)1216272610C L O C K 750K H Z A 021+5V r e f (-)r e f (+)I N -1I N -06
9
22
25
7
17
1415818192021E U 1A D C 0809P I O 16
P I O 17P I O 18P I O 19P I O 20P I O 21P I O 22P I O 23P I O 32
P I O 33P I O 35P I O 34
m s b 2-12-22-32-42-52-62-7l s b 2-8E O C A D D -A A D D -B A D D -C A L E E N A B L E S T A R T
（拨码1：“ROM 使能 ON”即将CS1接地）
628128(PIN30->VCC,PIN3->A14,（拨码8：“滤波1 ON”即连接滤波电容）
滤波1
103
连接PIO37与COMP ）
（拨码5：“比较器ON”即7.2K PIO31
PIO29PIO30PIO28PIO27PIO26PIO25PIO2413
1415164D7
D6D5D4D35D26D1D07PIO37
+5
51pFC27
COMP
LM311VCC
10K -12
+1248
23TL082/1
AIN0
AOUT
5.1K
R72765
TL082/2
8
4
1
+12
-12
COMM
EU2DAC0832
1181710
32WR1
FB
9
3
211IOUT1IOUT2
12/CS WR2XFER A GND D GND
VREF
8
VCC 20VCC
D1PIO8
D2D3D4D5D6D7D8PIO9
PIO10
PIO11
PIO12
PIO15
PIO14
PIO13
实验电路结构图
NO.5
S P E A K E R
扬声器
FPGA/CPLD 目标芯片1
2345678D16D15D14D13D12D11D10D9
PIO47-PIO44
PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16译码器译码器译码器译码器译码器译码器译码器
译码器PIO15-PIO8PIO0
PIO1PIO2PIO3PIO4PIO5PIO6PIO7键1
键2键3键4键5键6键7键8GND
VCC
PIO49RAM/ROM
A18/A19A18/A15/WE PIO26PIO25PIO24PIO32PIO33PIO34PIO35PIO36PIO37PIO38PIO39PIO14PIO47PIO10PIO48PIO9PIO46PIO45PIO11PIO12PIO13PIO15PIO31PIO30PIO29PIO28PIO27
32
313029282726252423222120191817
16
151413121110987654321VCC GND
2708027040270202701027512272562764628128622566264VCC
A17/VCC WR/A14
A13A8A9A11OE A10CS1D7D6D5
D4D3GND
D2D1D0A0A1A2A3A4A5A6A7A12A14(A15)A16
附图7 实验电路结构图NO.5
附图8 实验电路结构图NO.6
附图10 实验电路结构图NO.8 附图11 实验电路结构图NO.9。