目录1.题目背景与意义 (2)2 设计题目介绍 (2)2.1基本要求 (2)2.2发挥部分 (2)3 系统总体框架 (3)4 系统硬件设计 (3)4.1单片机最小系统设计 (3)4.1.1 AT89C52的主要工作特性 (3)4.1.2管脚说明 (4)4.1.3 AT89C51的最小电路 (5)4.2 A/D转换器设计 (6)4.2.1内部结构 (6)4.2.2引脚功能 (6)4.2.3 ADC0808与单片机连接的电路设计 (7)4.3 D/A转换器设计 (7)4.3.1 DAC0830的主要工作特性 (7)4.3.2引脚功能 (8)4.3.3DAC0830与单片机连接的电路设计 (8)4.4显示装置 (9)4.4.1 LM032L的管脚功能 (9)4.4.2显示器与8031电路的连接设计 (10)4.5 外部键盘 (11)4.6声光报警电路 (11)4.7上位机通讯 (11)4.7.1设计原理 (12)4.7.2 上位机通信的的实现 (12)4.8基于AT98C51单片机的总系统仿真图 (13)5. 系统软件设计 (14)5.1 主程序框图 (14)5.2 显示子程序框图 (14)5.3 键盘子程序流程图 (15)5.4数据转换程序框图 (16)6.结论 (17)参考文献： (17)1.题目背景与意义《计算机控制系统》是一门技术性、应用性很强的学科，实验课教环节是它的一个极为重要的环节。

不论是硬件扩展、接口应用还是编程方法、程序调试，都离不开实验课教学。

如果不在切实认真地抓好学生的实践技能的锻炼上下功夫，单凭课堂理论课学习，势必出现理论与实践脱节，学习与应用脱节的局面。

《计算机控制系统》课程设计的目的就是让同学们在理论学习的基础上，通过完成一个涉及MCS-51单片机A/D和D/A多种资源应用并具有综合功能的小系统目标板的设计与编程应用，使学生不但能够将课堂上学到的理论知识与实际应用结合起来，而且能够对电子电路、电子元器件、等方面的知识进一步加深认识，同时在系统设计、软件编程、相关仪器设备的使用技能等方面得到较全面的锻炼和提高。

2 设计题目介绍设计一个基于单片机的具有A/D和D/A功能的信号测控装置。

要求该信号测控装置能够接入典型传感器、变送器信号，同时可输出标准电压/电流信号。

并满足抗干扰、通用性、安全性、性价比等原则性要求。

标准电压/电流信号此处定为：0～5V/4～20mA (0～20mA2.1基本要求1) 充分理解题目要求，确定方案。

2) 合理选择器件型号。

3) 用1号图纸1张或者采用Protel软件画出电原理图。

4) 用1号图纸1张画出软件结构框图。

5) 写出设计报告，对课程设计成品的功能进行介绍及主要部分进行分析与说明。

6) 每天写出工作进程日记。

2.2发挥部分1) 可将系统扩展为多路。

可在此系统中扩展键盘、显示（LCD/LED）、与上位机通讯功能。

2) 完成以上基本设计部分之后，可以运用Protues仿真软件对设计结果进行相应的编程和仿真，调试测控系统并观察其运行结果(可以分部分完成)。

3 系统总体框架图1总体框图4 系统硬件设计4.1单片机最小系统设计A T89C51是一种带4K字节FLASH存储器（的低电压、高性能CMOS 8位微处理器，俗称单片机。

由于将多功能8位CPU和闪速存储器组合在单个芯片中，ATMEL 的AT89C51是一种高效微控制器。

AT89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

4.1.1 AT89C52的主要工作特性·与MCS-51 兼容·4K字节可编程FLASH存储器·寿命：1000写/擦循环·数据保留时间：10年·全静态工作：0Hz-24MHz·三级程序存储器锁定·128×8位内部RAM·32可编程I/O线·两个16位定时器/计数器·5个中断源·可编程串行通道·低功耗的闲置和掉电模式·片内振荡器和时钟电路4.1.2管脚说明VCC：供电电压。

GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P0口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。

在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须接上拉电阻。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为低八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL 门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（计时器0外部输入）P3.5 T1（计时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。

RST：复位输入。

当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。

在FLASH编程期间，此引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。

如想禁止ALE的输出可在SFR8EH地址上置0。

此时， ALE 只有在执行MOVX，MOVC指令是ALE才起作用。

另外，该引脚被略微拉高。

如果微处理器在外部执行状态ALE禁止，置位无效。

/PSEN：外部程序存储器的选通信号。

在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。

但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。

在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。

XTAL2：来自反向振荡器的输出4.1.3 AT89C51的最小电路图2 AT89C51最小电路图4.2 A/D转换器设计ADC0808是采样分辨率为8位的、以逐次逼近原理进行模/数转换的器件。

其内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟输入信号中的一个进行A/D转换。

4.2.1内部结构A DC0808是CMOS单片型逐次逼近式A/D转换器，它有8路模拟开关、地址锁存与译码器、比较器、8位开关树型A/D转换器。

图3 ADC0809内部结构图4 ADC0809引脚结构图4.2.2引脚功能ADC0808芯片有28条引脚，采用双列直插式封装，如图4所示。

各引脚功能如下：1～5和26～28（IN0～IN7）：8路模拟量输入端。

8、14、15和17～21：8位数字量输出端。

22（ALE）：地址锁存允许信号，输入，高电平有效。

6（START）： A/D转换启动脉冲输入端，输入一个正脉冲（至少100ns宽）使其启动（脉冲上升沿使0809复位，下降沿启动A/D转换）。

7（EOC）： A/D转换结束信号，输出，当A/D转换结束时，此端输出一个高电平（转换期间一直为低电平）。

9（OE）：数据输出允许信号，输入，高电平有效。

当A/D转换结束时，此端输入一个高电平，才能打开输出三态门，输出数字量。

10（CLK）：时钟脉冲输入端。

要求时钟频率不高于640KHZ。

12（VREF（+））和16（VREF（-））：参考电压输入端11（Vcc）：主电源输入端。

13（GND）：地。

23～25（ADDA、ADDB、ADDC）：3位地址输入线，用于选通8路模拟输入中的一路。

4.2.3 ADC0808与单片机连接的电路设计ADC0809通过中断方式与8031单片机的硬件接口电路如图5所示（为了提高单片机CPU的利用率一般采用中断法）图5 ADC0809中断方式与8031单片机的硬件接口电路4.3 D/A转换器设计DAC0830是8分辨率的D/A转换集成芯片。

与微处理器完全兼容。

这个DA 芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。

D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。

4.3.1 DAC0830的主要工作特性·分辨率为8位；·电流稳定时间1us；·可单缓冲、双缓冲或直接数字输入；·只需在满量程下调整其线性度；·单一电源供电（+5V～+15V）；·低功耗，20mW。

4.3.2引脚功能·D10～D17：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；·ILE：数据锁存允许控制信号输入线，高电平有效；·CS：片选信号输入线（选通数据锁存器），低电平有效；·WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。

由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；·XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；· WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。