系统级描述语言（SLDL）
18
9
1.3
（1） System C
System C （IEEE1666）由一组描述类库和一个包含仿真核的库组成。 在用户的描述程序中，必须包括相应的类库，可以通过通常的ANSI C++编 译器编译该程序。System C提供了软件、硬件和系统模块。用户可以在不 同的层次上自由选择，建立自己的系统模型，进行仿真、优化、验证、综 合等等。
2. 行为设计
用HDL语言描述系统数学模型
3. 功能仿真
仿真的目的是验证；行为级仿真以验证给定的行为描述是否能够实现所 需的功能
6
3
1.1
4. 逻辑综合
目的是转化与优化，将RTL级HDL代码映像到具体的综合库上加以实现。 实现逻辑综合的前提是有逻辑综合库（已含有门级延时、单元面积、 扇入扇出系数等工艺参数）。逻辑综合与优化的约束条件：速度，面 积，工艺，功耗，负载，电路的编程资源。
3
1.1
二.电子系统设计方法的发展
随着电路规模的增大，计算机辅助设计手段在集成电路设计中起着越 来越重要的作用
手工设计
CAD（Computer Aided Design） CAE（Computer Aided Engineering） 设计后端工具，如提供PCB、 布局布线、芯片版图绘制等 设计前端工具，如仿真工具， 综合工具等 包括上述的CAD、CAE工具 系统级的抽象描述，混 合仿真工具
13
1.2
4. 其它HDL
ABEL-HDL －－早期的硬件描述语言。 从早期可编程逻辑器件（PLD)的设计中发展而来。 AHDL－－(Altera HDL) 是ALTERA公司发明。特点是非常易学易用。 它的缺点是移植性不好，通常只用于ALTERA自己的开发系统。
14
7
1.3 硬件描述语言的新发展
随着半导体技术的迅猛发展，SoC已经成为当 今集成电路设计的发展方向。在系统芯片的各个设 计中，像系统定义、软硬件划分、设计实现等，集 成电路设计界一直在考虑如何满足SoC的设计要求 ，一直在寻找一种能同时实现较高层次的软件和硬 件描述的系统级设计语言。
15
1.3
举例：SOC设计
16
8
1.3
17
1.3
12
6
1.2
3. VHDL和Verilog HDL的区别
VHDL在系统级描述方面具有潜在的适应性，在行为级描述方面强 于Verilog HDL，而Verilog HDL则在结构描述方面远优于VHDL，因 而在ASIC领域得到了更为广泛的应用； VHDL不能完成开关级描述，所以即便是VHDL的设计环境，在底 层实质上也是由Verilog HDL描述的器件库支持的； Verilog HDL与VHDL的代码数之比为1：3，前者的编程风格更加 简洁、高效； VHDL源于ADA语言，而Verilog HDL源于C语言，易学易用，建议 学习HDL应该从学习Verilog HDL开始；
19
1.3
2. System Verilog
System Verilog （IEEE1800）集合了Verilog的简洁、C语言的强大 、功能验证和系统级结构设计等特征，是一种高速的硬件描述语言。
System Verilog
20
10
10
5
1.2
三.常见的HDL语言
1. VHDL： VHDL（Very-High-Speed Integrated Circuit HDL） 诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认 为标准硬件描述语言。
11
1.2
2. Verilog HDL
1983年：GDA公司的Phil Moorby首创 1984-1985年：Moorby设计出第一个Verilog仿真器 1986年：Moorby提出快速门级仿真的XL算法 1989年：Cadence公司收购了GDA公司 1990年：Cadence公司公开发表Verilog HDL语言，OVI(Open Verilog International）组织成立 1995年：IEEE制定了Verilog HDL标准，即IEEE1364-1995
一. 什么是硬件描述语言（HDL）
HDL－－Hardware Description Language 硬件设计人员和EDA工具之间的界面； 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种 高级编程语言，这种特殊结构能够：
– 描述电路的连接 – 描述电路的功能 – 在不同抽象级上描述电路 – 描述电路的时序 – 表达具有并行性
EDA (Electronic Design Automatic) ESDA(Electronic System Design Automation)
4
2
EDA典型流程
系统规范说明
系统划分
设计输入
功能仿真
布局布线－版图
时序仿真
综合、优化－网表
5
参数提取－后仿真
制版流片
芯片测试
1.1
1. 总体设计
·系统设计：技术规格→功能划分→设计框架（耦合与内聚）→系统方案 （加工厂家、工艺水准） ·系统仿真：系统实现算法，方案最佳化论证
5. 时序仿真—门级仿真
对电原理图的仿真，已包含有门单元的延时信息，需要相应工艺的仿 真库的支持。
7
1.1
6. 版图设计
布局布线：完成版图的布局布线
7. 后仿真
从版图提取出联机电阻、联机电容等分布参数，特别是互联机延时， 反标到门级网表中，进行后仿真，主要是看时序是否满足要求
8. 制版投片
8
4
1.2 硬件描述语言
2
元件数 < 100 < 102～103 < 103～105 < 105～107 < 107～108
MOS管、双极管 <100 <100～1000 <1000～10000 <10,000～1,000,000 <1,000,000～ 10,000,000
1
1.1
32nm处理器 2ຫໍສະໝຸດ 亿 酷睿 8亿 Pentium IV 5700万
9
设计者可以利用这种语言来描述 自己的设计思想，然后利用EDA 工具进行仿真验证和时序分析， 再自动综合到门级电路，最后用 ASIC或FPGA实现其功能。
1.2
二.用HDL进行电子系统设计的优点
1. 能将电子系统在不同抽象层次上进行精确而简练的描述； （系统级、行为级、RTL级、逻辑门级、开关级） 2. 能在每个抽象层次的描述上对设计进行模拟验证； 3. 借助EDA工具能自动将HDL语言转换成门级网表和电路优化； 4. 较高层次的HDL描述与具体工艺无关，便于标准化和发展可重 用设计技术； 5. 使用HDL进行设计类似于编写计算机程序，带有文字注释的源 程序非常便于开发和修改； 6. 推动EDA设计技术及整个电子行业的快速发展；
第一章 概 述
1
1.1 电子系统设计方法的发展
一.集成电路的发展
器件 小规模电路 中规模电路 大规模电路 超大规模电路 特大规模电路
等效门数 器件（Device） 小规模集成电路（SSI） 中规模集成电路（MSI） 大规模集成电路（LSI） 超大规模集成电路（VLSI） 特大规模集成电路（ULSI）