6.2 典型的小规模数字电路及其应用一.74HC74: 八路D触发器(边沿触发) / Octal D-Type Flip-Flop With Clear(1)封装：16脚DIP(2)逻辑功能表：从逻辑表中可看出：上升沿翻转，低电平清零和置‘1’。
(3)应用举例：74HC74经常作为中断申请时的锁存信号！Handshaking上升沿向单片机提出中断请求INT1，单片机响应后，发出CLR_INT1清除Q，允许下次中断请求！二.74HC273: 八路D触发器(边沿触发) / Octal D-Type Flip-Flop With Clear(1)封装：20脚DIP(2)逻辑功能表：从逻辑表中可看出：上升沿翻转，低电平清零。
(3)逻辑电路框图(4)应用举例一作为单片机的输出锁存，可驱动一个8位LED数码显示，如下图：1D—8D接51单片机的数据总线D0—D7，CLK接地址线的译码CS和WR信号的组合，CLR接+5V，输出1Q—8Q通过限流电阻接共阴极LED数码管。
指令：MOV DPTR,#273_AddrMOVX @DPTR,A可将ACC中的数据打入到273中锁存。
(5)应用举例二：采用74HC273作为地址锁存器，扩展单片机的地址空间51系列单片机系统中要接入：1片大容量4M位的FLASH（AT29C040A），1片8K字节SRAM（HY6264），1片实时时钟芯片DS12C887，扩展1个串口外接Modem(采用16C550)，如何进行单片机的地址空间分配和地址译码？分析设计：单片机的地址线为16根：A0～A15，可直接访问的数据空间为64k，地址编码范围：0000H～FFFFH，必须进行扩展。
AT29C040A为4M位FLASH，即512Kx8位。
共有地址线19根：A0～A18。
HY6264：8KSRAMDS12C887：114字节16C550：几十个字节考虑将AT29C040A分页接入，每页32K,对应地址线为：A0～A14；占用单片机地址空间的低32K：0000H～7FFFH。
采用一片74HC273作为页面地址锁存器, 锁存FLASH的高位地址：A15～A18。
该锁存器也需要占用一部分地址空间，和其它几个芯片共享高32K地址：8000H～FFFFH。
为了译码简单化，设计每个器件都占用8K地址空间。
故采用GAL16V8来地址译码，ABEL语言的逻辑设计为：采用Equations（逻辑表达式地址译码）CS_FLASH = A15; //0000H～7FFFH:地址范围CS_MDM = (! A15）# A14 # A13 //8000H～9FFFHCS_273 = (! A15）# A14 # (!A13) # RD //A000H～BFFFH（只读）CS_RAM = (! A15）# (!A14) # A13 //C000H～DFFFHCS_RTC = (! A15）# (!A14) # (!A13) //E000H～FFFFHTruth_table（真值表方式：地址译码）([RD,WR,A15,A14,A13,RTC_WP]->[CS_FLASH,CS_MDM,CS_273,CS_RAM,CS_RTC])[ x, x, 0, x, x, x ]->[ 0, 1, 1, 1, 1 ];[ x, x, 1, 0, 0, x ]->[ 1, 0, 1, 1, 1 ];[ x, 0, 1, 0, 1, x ]->[ 1, 1, 0, 1, 1 ];[ x, 1, 1, 0, 1, x ]->[ 1, 1, 1, 1, 1 ];[ x, x, 1, 1, 0, x ]->[ 1, 1, 1, 0, 1 ];[ 0, 1, 1, 1, 1, x ]->[ 1, 1, 1, 1, 0 ];[ 1, 0, 1, 1, 1, 1 ]->[ 1, 1, 1, 1, 1 ];[ 1, 0, 1, 1, 1, 0 ]->[ 1, 1, 1, 1, 0 ];实际的地址扩展电路如下。
访问FLASH的过程：MOV DPTR,#273_Addr ；设置页面地址MOV A,#页面数据MOVX A，@DPTR ；写入到页面锁存器（该指令产生CS_273信号！！！）MOV DPTR,#FLASH_Addr ；访问FLASH三.74HC373和74HC573 带三态输出的八路透明锁存器(电平触发)（Octal Transparent Latch with TRI-STATE Outputs Non Inverting）(1)封装：20脚DIP(2)逻辑功能表从逻辑表中可看出：OE(输出使能Output Enable) 低电平有效。
=1,输出为高阻态；=0，输出为‘0’或‘1’态。
LE(锁存使能Latch Enable) =1,为透明态，输出跟随输入变化；=0，为锁存态，输出保持原态不变。
(3)逻辑电路框图(4)应用举例（地址锁存器分离地址和数据总线）微型计算机大多数CPU外部都有单独的地址总线，数据总线和控制总线，而MCS-51单片机由于受管脚的限制，数据线和地址线是复用的，而且用I/O口线兼用。
为了将它们分离出来．以便同单片机之外的芯片正确地连结，常常在单片机外部要增加地址锁存器，构成与一般CPU相类似的三总线，如下图所示。
根据单片机时序分析，有效的地址信号是在ALE信号变高的同时出现的，因此可在ALE信号由高变低时，将出现在P0口的地址信号锁存到外部地址锁存器中，直到下一次ALE变高时，地址才发生变化。
用作单片机地址锁存器的芯片一般有两类：一类是8D触发器，如74LS273．74LS377等；另一类是8位锁存器，如74LS373等。
1D—8D接51单片机的地址数据总线AD0—AD7，OE接地，LE接单片机的ALE 地址锁存脚，输出1Q—8Q作为地址线的低八位。
单片机的每个取指周期，总线AD0—AD7上先出现地址信号，同时ALE为高电平，573的输出跟踪地址A0—A7的变化。
在ALE变低的下降沿，573将稳定的地址锁存在输出上。
总线AD0—AD7上出现数据信号，或读或写。
四.74HC244: 八缓冲器/驱动器(三态同相输出) / Octal Bus Buffer/Drivers With NON-Invertered 3 State Output(1)封装：20脚DIP(2).逻辑功能表：OE(输出使能Output Enable) 低电平有效。
=1,输出为高阻态；=0，输出Y=A。
(3)逻辑电路框图(4)应用举例（采用DIP开关设定现场总线中节点的地址）单片机与低速的DIP开关相连。
若AT89C51单片机的引脚够用，则直接将DIP开关与CPU相连，如下图：若单片机引脚不够，则必须通过244将键盘挂到总线上去。
如下图：51单片机的数据总线AD0—AD7接1Y1-1Y4和2Y1-2Y4，OE接地址线的译码CS和RD信号的组合，输入：1A1-1A3接DIP开关输入。
程序指令：MOV DPTR,#244_AddrMOVX A，@DPTRANL A,#7可将74HC244的数据读入ACC中。
前面74HC273的单片机例子中需要再增加一片74HC244读入DIP开关设置信号，如何分配地址？如何GAL16V8的逻辑如何改变？解：GAL16V8增加一个输出脚CS_244，如下图。
采用Equations（逻辑表达式地址译码）CS_FLASH = A15; //0000H～7FFFH:地址范围CS_MDM = ! A15）# A14 # A13 //8000H～9FFFHCS_273 = (! A15）# A14 # (!A13) # RD //A000H～BFFFH（只读）CS_244 = (! A15）# A14 # (!A13) # WR //A000H～BFFFH（只写）CS_RAM = (! A15）# (!A14) # A13 //C000H～DFFFHCS_RTC = (! A15）# (!A14) # (!A13) //E000H～FFFFH注：273和244占用相同的地址空间，一个只读，一个只写！五.74HC245: 八总线收发器(三态同相输出) / Octal Bus Transceiver With NON-Invertering 3 State Output(1)封装：20脚DIP(3)逻辑功能表：OE(输出使能Output Enable) 低电平有效。
=1,输出为高阻态；=0，输出Y=A。
DIR(方向控制)。
=0，B=>A； =1，A=>B。
(3)逻辑电路框图(4)应用举例GPS同步数据采集系统中，采集的数据通过244写入SRAM，PC机通过245可以将数据写入或读出SRAM。
采集系统的工作方式（‘采集存储’或‘读写’）决定244或245是否工作。
在‘读写’方式下，PC机的RD和WR决定245的方向。
如下图。
六.74HC374:八上升沿D触发器(三态同相输出)/ Octal Positive-Edge-Triggered D-Type Flip Flop with 3 State Output 374 = 273 + 244(1)封装：20脚DIP(2).逻辑功能表：OE(输出使能Output Enable) 低电平有效。
=1,输出为高阻态；=0，输出Y=A。
CLK的上升沿有效。
(3)逻辑电路框图(4)应用举例：两个CPU之间进行数据交换的方式有串行方式或并行方式。
并行方式：双口RAM方案，FIFO方案和采用374方案。
374方案：该方案适合智能板卡上的低速单片机与高速的CPU（如：PC机）之间进行低速，小批量的数据交换。
如下图：374作为数据锁存和缓冲。
74作为标志位。